התפקיד הקריטי של נקודות מבחן בעיצוב PCB מודרני

בעולם של שקיפות גבוהה, לוחות מעגלים מודפסים רב-שכבות, נקודות מבחן כבר לא פיגור - הם דרישה בסיסית להביא מוצר מטיפוס לייצור נפח.ללא נקודות מבחן מותאמות היטב, מהנדסים להתמודד עם אתגרים משמעותיים במהלך אימות פונקציונלי, בדיקות תאימות, ותיקון שירות שדה. נקודות מאפשרות גישה ישירה לאדבנים פנימיים מבלי להסתמך על רכיב שברירי או מוביל דרך זה יכול להיות קבור במהירות אופטית (C) כדי למנוע בדיקה אוטומטית (RI)

תכונות קידוד להרחיב מעבר לחצרות פשוטות.הם כוללים ראשי תיבות ייעודיים עבור ממשקי JTAG או SWD, לולאות מבחן למדידה הנוכחית, ואפילו מצבי מבחן יקרי תוכנה המוטבעים ב- FPGAs או microcontrols. כאשר נועדו בכוונה מההתחלה, תכונות אלה להפחית באופן דרסטי את הזמן הדרוש כדי לבודד תקלות, ללכוד בעיות של אות, ולאמת התנהגות קושחיקה.

מיקום אסטרטגי של נקודות מבחן עבור יעילות מקסימלית

המונחים: Critical nodes

הכלל הראשון של מיקום נקודת מבחן הוא מיקום, מיקום, מיקום, מיקום מבחן מיקום נקודות קרוב ככל האפשר ללוח המכשיר או באמצעות הם נועדו לפקח.עבור מסילות כוח, כגון תפוקה של הרגולטור מעבר או מתח הליבה של מעבד, להציב נקודת מבחן ייעודי על אותו רשת בתוך 100 מילימטר של מחבית רכיב.זה מבטיח כי הירידה הממדדה ו- ripple הם מה העומס בפועל רואה את ה- 2, במקום, כדי למנוע את הנקודה הקטנה, במקום, כדי למנוע את ה- 10 רצף העליון של שימוש ב- 2.

נגישות וחשיפה

נקודות מבחן חייב להיות נגיש בדיקות בדיקה אוטומטיות (דוגו סיכות או מיטת-שלנולים) כמו גם בדיקות אוקטילוסקופ ידני.להבטיח אזור מינימלי של 0.060 אינץ ' (1.5 מ"מ) סביב כל משטח מבחן כדי להימנע מקצרים עם רכיבים או עקבות סמוכים. Place all נקודות בדיקה על אותו צד של לוח (בדרך כלל התחתון) כדי לפשט את העיצוב, ללא תקלות, או סמן חום.

סטנדרט של ליברט ו-Naming

(ב) מוסכמות שמות עקביות מהירות את זרימת העבודה המבולעת (הנקראת תיקון כגון FLT:0)TP FLT:1 ואחריו השם הנקי (למשל, FLT:2TP 3V3Felove למנוע ריצוף ייחודי (pLT 3) ו-FLT:4TP I2C SCLFIRFIRFIRST:5) ב-SCLIST, בדיקה אחרונה ב- 30 נקודות עבור דף פתוח (בטווח) או 30 דקות) באמצעות דף פתוח (R) רגיל (R)

תכונות של קידוד מורכבות Layouts

שם הסרטון: Debug Headers

עבור microcontrollers, FPGAs, ו SoCs, כוללים מנהל סטנדרטי debug (למשל, ממשק 10-pinx Debug של Cortex, JTAG 20-pin, או 4-pinD פשוט SWD) Place the Header ליד מכשיר היעד אבל הרחק מהחלפת מרחף רועש או נתיבים עתירי גבוה.

בנוי-In Self-Test (BIST)

Integrate פשוט בלוקים BIST שבו ניתן.עבור מעגלים אנלוגיים, כוללים ציון מבחן-מודה המחבר את הפלט של דגימת A-F למתח אזכור ידוע באמצעות מתג.עבור לוגיקה דיגיטלית, להטביע רישום שניתן לקרוא באמצעות I2C או SPI כדי לאמת את הפלט של מדינות GP-on באופן דרמטי אלה להפחית את הזמן הדרוש כדי להבדיל בין שגיאות עיצוב וייצור פגמים.

בדיקות למדד הנוכחי

מניתוח של התוספת הנוכחית של בלוק מסוים (למשל, ה-RFPA או רכבת זיכרון DDR) הוא לעתים קרובות הכרחי במהלך הפיתוח.במקום חיתוך עקבות כדי להוסיף מדמטר, ליצור לולאה ייעודית ייעודית - עקבות נחושת קטנים (10 מילימטר רחב) המחברים שני כריות בדיקה סמוכות (בניתוח רגיל), עקבות השרידים נמכרו; במהלך debug, אתה יכול ללא פתור אחד וסיום בדיקה קצרה ככל האפשר כדי להוסיף לולאה קצרה של tphic) כדי להוסיף ⁇ קצר במיוחד.

תכנון בדיקות אוטומטיות ומיומנות

תאימות עם In-Circuit Test (ICT) Fixtures

ציוד בדיקה אוטומטי דורש כל נקודת מבחן להיות נגיש מצד אחד של הלוח עם גודל משטח צפוי ו המגרש.עקוב אחר FLT:0IPC-7351 סוללת דפוס קרקע הנחיות LT:1 עבור ממדים חפיפות הבדיקה. לשמור מרחק מינימלי בין כריות בדיקה של 100 mils (2.54 מ"מ) כדי למנוע בדיקה מקיפה (למשל, צד למטה) כדי למנוע את עלויות הבדיקה או את המיקום העליון של צד זה חייב להיות מסוגל להבטיח את גודל הבדיקה שלך על גבי משטח הבדיקה.

ביקורת: Impedance and Test Point

כל נקודת מבחן ברשת מהירה יוצרת מצב שיכול למזער את שלמות האותות.כדי להקל על זה, להשתמש במשטח הקטן ביותר האפשרי עבור הבדיקה (למשל, כרית קוטר של 0.020 אינץ ' עבור סיכה pogo) כביש את העקב ישירות דרך המשטח (באמצעות טכניקת ה-DEP) כך שהאורך ה-Dub הוא למעשה אפס. אם זה לא אפשרי, לשמור על אורך יציב מתחת ל-pcend התחתון של ה-Dbs, בדרך כלל, כלומר, כלומר, כלומר, כלומר, 0.

מסמכים לאסיפה ולצוותי מבחן

מפת נקודת מבחן היא הכרחית.e PDF או גיליון אלקטרוני המרשימה כל נקודת מבחן על ידי עיצוב ההתייחסות שלה (למשל, TP101), שם נטו, מתח צפוי או סוג אות, ומיקום פיזי (X, Y לתאם) ללא צבע מסנן משי מקובע צבע על הלוח: השתמש במבוי ריבוע עבור נקודות מבחן כוח, מעגל עבור אותות דיגיטליים, ומשולש עבור אנלוגיה עבור נקודות תצפית (K) מאפשר סימן כפול ל- VBOb.

טכניקות מתקדמות לרגישות גבוהה ושקיפות גבוהה

נקודות מבחן מבוכות באזורי BGA Breakout

כאשר עובד עם שבב קופה BGAs (0.5 מ"מ או פחות), הוספת נקודות בדיקה חיצוניות סביב המטר עשוי להיות בלתי אפשרי. במקום, נקודת מבחן מיקום דרך ישירות באזור מאוורר BGA, באמצעות תבנית של כלב מעמוד השדרה של BGA אל תוך אזור מיקרו-via (10 מקדחמיל) ולהבטיח כי באמצעות מצופה מ- BGA-cooked (ממלאים ו-) כדי למנוע גישה אמינה באמצעות בדיקת דם (החליפקודמת) אך ורק באמצעות בדיקת דם (החלב-cookie) באמצעות בדיקת דם (ב- 30 נקודות מבט).

שימוש ב- DFT (עיצוב מבחן) כללים בכלי ה- CAD שלך

סוויטות EDA מודרניות (Altium Designer, Cadence Allegro, Mentor PADS) כוללות הקצאת נקודת מבחן מונחה עיצוב-rule-rule-rule-rule-oriented Point הקצאה. Conform כללים לאכיפת קוטר מינימלי, מרחקים ללא הפסקה, והגבלות על שכבה. Run בדיקות DFT אוטומטיות במהלך הפריסה: הכלי יכול להדגיש רשתות כי אין טעם מבחן או לזהות נקודות מבחן כי נכשלות עבור מיטת-ofnails תיקון אוטומטי עבור צוותים מורכבים.

נקודות מבחן עבור Analog ו-Signal Nodes

נקודות מבחן Analog דורשות טיפול נוסף כדי למנוע זריקה רעש.עבור צומת גבוה (למשל, קלט תצלום , להימנע ממנעה של עקבות ארוכים מן הצומת אל לוח הבדיקה - במקום את כריית הבדיקה ישירות ליד הצומת ולהשתמש בנקודת זמן קצרה, דקה (6 ⁇ ) הוסף טבעת קרקע קטנה סביב כריות מבחן כדי להגן עליהם מפני רעש דיגיטלי עבור אותות אנלוגיים שונים, כולל נקודות מבחן חיובי כל כך קרוב ל סימטרי (תמיד) עם אורך חיובי).

שיטות טובות ביותר עבור עלויות וגמישות

צמצום אזור ה- Board Impact

כל נקודת מבחן צורכת נדל"ן לוח שניתן להשתמש בו אחרת עבור מיקום routing או רכיב.בעיצובים גבוהים, את ה-מסחר בין כיסוי מבחן לגודל הלוח צריך להיות מנוהל בזהירות. השתמש נקודות מבחן על פני השטח הדורשות חורים ממקדחים - אלה ניתן להציב על גבי GND באמצעות או על אזורים בודדים של הלוח.טכניקה נוספת היא להשתמש במרכיבים קיימים כנקודות מבחן: לדוגמה, למשוך נקודה פחות או יותר כדי להבטיח את הגוף (או לא יכול להיות מוגבל).

אחריות של בדיקות פאות תחת תמיכה חוזרת

אם לוח יעבור מפגשים רבים של bugging (שירות שטח או שירות שדה), להשתמש דרך נקודות מבחן חור גדול, מצופה דרך חור (40 mil drill) ו טבעת קונסולרית של לפחות 10 mil. .עמודים על פני הכל יכול ללבוש לאחר 10 מצעים בדיקה מצטברת, גרימת מגע לסירוגין.

תיאום עם ה- PCB שלך ואת השותף של האסיפה

מעורבות מוקדמת עם השותף הייצור שלך הוא חיוני.ספק תוכנית נקודת מבחן לבקש משוב על גודלי לוח, נקה, וגישה בדיקה. כמה מרואיינים מציעים aFLT:0Design for Test (DFT) ביקורת שירות ביקורת שירות FLT:1 שיכול לתפוס בעיות לפני הקלטת גם, להבהיר אם הם משתמשים ב-probe או מיטה של nails - לשעבר יכול להתמודד עם לוחות קטנים יותר, בעת הפעלת לחץ גבוה יותר, בעת ביצוע בדיקות זמן קצר יותר.

מסקנה: בניית מחשבי מחשב של Test-Ready PCB מהיום הראשון

שילוב נקודות מבחן ותכונות פיזור של PCB מורכבים אינו רק פריט צ'קlist - זה תרגול עיצוב אסטרטגי חוסך ימים (או שבועות) במהלך ההשלמה והייצור. על ידי הצבת נקודות מבחן על צמתים קריטיים, באמצעות טביעות רגל סטנדרטיות, הטמעת ממשקי debug, ועיצוב ציוד בדיקה אוטומטיים, אתה יוצר לוח כי הוא קל יותר לאמת את המעבדה ואמינה יותר עלות על בסיס קבוע, אלא עלות נמוכה יותר, לעומת זאת, עלות גבוהה יותר, עלות עלות עלות מאוחר של עלויות של עלויות מצופה מאוחר של מצופה על בסיס קבועות, אך ורק עלות, אך ורק עלות, אך ורק עלות, כי הוא מכסה זמן, לעומת זאת, כלומר, עלות מאוחר של עלויות מצופה עלות מאוחר של עלויות מצופה עלות, אך ורק עלות, עלות מאוחר של עלויות מצופה עלות מאוחר של עלויות מצופה עלות, אך ורק עלות גבוהה יותר, אך ורק עלות מאוחרת של ערכת זמן, אך ורק עלות גבוהה יותר, עלות מאוחרת של ערכת מחיר מצופה עלות עלות, לעומת זאת, לעומת זאת, היא מאוחרת של ערכת.

התחל את העיצוב שלך עם תוכנית נקודת מבחן. השתמש בחוקי DFT של כלי ה- CAD שלך כדי לאכוף מספר מינימלי של נקודות מבחן ברשת (במיוחד עבור כוח וקרקע) לשתף פעולה עם צוות ההנדסה שלך מוקדם. ולעולם לא להמעיט בערך של תיעוד ברור - תווית טובה ומפת נקודת מבחן הם חשובים כמו החסות עצמם.עם טכניקות אלה, אתה יכול להבטיח כי קומפלקס הבא שלך הוא לא רק פונקציונלי, גם כן, אמין, ושמור על ידי אדם.

לקריאה נוספת על עקרונות DFT ואסטרטגיות מבחן PCB גבוה, מתייחס לסטנדרטים של DFT:0IPC עבור TestabilityFLT:1 ואת הספרות הנרחבת על בדיקות גבולות-יכול שפורסם על ידי FLT:2JTAG TechnologiessigmentFLT 3: 3.