מהי טכנולוגיית הסיליקון (SOI)?

הטכנולוגיה של הסיליקון-on-inulator (SOI) מחליפה את שכבת הסיליקון המסורתית הנשגבת עם מבנה שכבת סיליקון שכבתי: שכבת סיליקון חד-קריסטל (שכבת המכשיר) יושב על גבי שכבת בידוד, בדרך כלל סיליקון דו-חמצני (SiO2), אשר עצמה נחה על משטח סיליקון-מרוץ-מרוץ-מרוץ-מהפכה" באופן בסיסי, כיצד מפגעים אחרים מציעים ממתכתיים, עם רכיבי מחסנים ממתכת.

שכבת בידוד, המכונה לעתים קרובות תחמוצת קבורה (box), מבודדת חשמלית את המכשירים הפעילים מהמכשירים התת-קרקעיים הרובץ.שינוי פשוט זה מבטל רבים של החסרונות של סיליקון רב, כגון קיבול קצבה קצבה גבוהה, זרמי דליפות גדולים, רגישים ל- SOG-up. טכנולוגיה SOI כבר בפיתוח מאז שנות ה-60, אבל זה לא היה עד הייצור המסחרי של עד ל- 5I מאפשר מהירות גבוהה מספיק כדי ייצור.

הפיזיקה מאחורי SOI: למה היא מאפשרת מהירות גבוהה

פעולה מהירה גבוהה במעגלים דיגיטליים ואנלוגיים נשלטת על ידי הזמן שלוקח לטעון ושחרור עומסים קיבוליים.ב transistor CMOS גדול, המקור והאזורים ניקוז טופס צומת עם תת-התחסין, יצירת קיבול משמעותי.בנוסף, אזור הערוץ הוא נוטה לדה-שכבות-הסתה המשתנה עם מתח הטיה.

במכשיר SOI, שכבת תחמוצת קבורה מפחיתה באופן דרסטי את האזור של הצומת בין המקור / דרסטי לבין תת-קרקעית. כי ה- BOX הוא דיאלקטרי, היא מציגה קיבול נמוך הרבה יותר לאזור יחידת מאשר הצומת הפוך של סיליקון במידה רבה, ירידה זו ב capacitance parasitic ישירות מתורגמת להחלפת מהירה יותר - יש צורך להעביר פחות לשינוי באותו קצבה או במהירות גבוהה יותר באותו מתח טרנזיסיסט יכול להשיג את אותו.

יתרון פיזיקה חשוב נוסף הוא ההפחתה של דליפות תקשור.במכשירים גדולים, דליפת תת-קרקעית וזרמים של מנהרות מנהרות מבורכות דרך המצע, מבזבז כוח ויוצר חום.השכבה המבודדת ב-SOI חוסמת את נתיבי ההדלפה הללו, במיוחד במכשירים מסולקים לחלוטין (F-SOI) שבו האזור הוא די דק שמספיקה כל הערוץ הזה הוא נמוך לטמפרטורה גבוהה (ד- 60/ded) ו-זמנית) לטמפרטורה נמוכה יותר.

יתרונות מרכזיים של SOI עבור מכשירים מהירים

  • (FLT:0)Enhanced Switching Speed:FreaLT:1 הקטנת קיבול parasitic מאפשר transistors לטעון ושחרור capacitances מהר יותר. במעגלי RF, זה אומר תדרי חיתוך גבוהים יותר (f T) ואת תדרי הפחתת מקסימלית (f max).
  • (FLT:0) צריכת האנרגיה הדינמית של לואוור: FLT:1 כי כוח דינמי הוא פרופורציה ל- capacitance מכפיל על ידי כיכר המתח, צמצום הכניעה באופן ישיר מתחת לעוצמה.בעיצובים רבים, מעגלים SOI יכולים לפעול באותה המהירות כמו מעגלים גדולים תוך צריכת 30-50% פחות אנרגיה דינמית.
  • (FLT:0) ,Reduced Leakage Power:FreaLT:1) תחמוצת קבורה ואת אזור הצומת מופחת לחתוך זרמי דליפות סטטיים על ידי פקודות של גודל.זה חשוב במיוחד עבור מכשירים מופעלים סוללות כי לבלות את רוב הזמן שלהם בשינה או מצבים של idle.
  • (FLT:0) Better Signal Integrity:FLT:1 The insulating substrate מצמצם את ההפיכה של קיבולי בין מכשירים סמוכים ומפחית את הזרקת הרעש התת-קרקעית.
  • (FLT:0)Radiation Hardness:FLT:1, שכבת סיליקון דק ו insulating substrate להפחית את נפח שבו ionizing קרינה יכול לייצר נושאת אחראיים. מכשירים SOI הם עמידים יותר להפרעות חד-משמעיות (SEUs) ואפקטים בסך הכל-הההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההההה
  • (FLT:0)Latch-Up Immunity:FearLT:1) ב-CMOS, טרנזיסטורים דו קוטביים טפיליים יכולים לגרום למצב של latchup כי קיצור של כוח לקרקע.

יישומים קריטיים של SOI טכנולוגיה

מיקרו-מעבדים מתקדמים וסוקים

חלק מהמיקרו-מעבדים המהירים בעולם התבססו על טכנולוגיית SOI.לדוגמה, IBM ומאוחר יותר GlobalFoundries יצרו מעבדי POWER של שרת ב-SOI, וקווי Athlon 64 ו- Opteron השתמשו ב-SOI כדי להשיג מהירויות שעון גבוהות תוך ניהול של פירוק חשמל כיום, SOI (במיוחד depleed FDSOI) נמצא באמינות גבוהה (SoCPS) וגם ביצועים גבוהים (SoCPS).

רדיו-פלון (RF) ומחוגי מילימטר-ואב

השילוב של קיבולים נמוכים, בידוד גבוה, ומצעות תגובה גבוהה הופך את SOI הפלטפורמה המועדפת עבור מתגי RF, מגברי קרינת קרינת קרינת קרינת (LNAs), ומגברי חשמל (PAs) ב 5G ו- Wi-Fi 6/7 מכשירים. SORFI מציע אובדן מתחת 0.3DB ובודד מעל 40B, כמו יישומים דיגיטליים, תוך שילוב של חברות CM.com.

MEMS ו-חיישנים

SOI wfers לספק תחמוצת קבורה מוגדרת היטב, עבה שפועלת כשכבה וכו '-stop במהלך ייצור של מערכות מיקרו-אלקטרוניקה-אלקטרוניקה (MEMS) זה מאפשר שחרור מדויק של מבנים נעים (למשל, accelerometers, gyroscopes, micro-mirrors) ללא פגיעה בסיליקון הפעיל.

ניהול כוח ICs

עבור מעגלים משולבים ניהול חשמל, SOI מציע בידוד גבוה בין לוגיקה שליטה נמוכה ורמות תפוקה גבוהה. Thin-film SOI (למשל, LDMOS transistors על SOI) יכול להתמודד עם מתחים התמוטטות מעל 100 V תוך שמירה על מכשירים נמוכים על עמידות.

מכשירים אופטיים

SOI הוא גם פלטפורמה עבור photonics סיליקון.התחמוצת קבורה מספקת פיקוח אינדקס עבור גל מודטורים, מודולרים, ו photodetectors הפועלים באורכי גל קרוב- infrared. high-speed אופטי transceivers שנבנה על SOI יכול להשיג שיעורי נתונים של 100 Gbps ומעבר, מונע על ידי מבנים גל נמוך והיכולת לשלב תמונות עם רכיבים מהירים CMOS על אותו שבב.

SOI Variants: Partially Depleted vs. Fully Depleted

הטכנולוגיה SOI אינה מונוליטית.קיימות שתי משפחות גדולות, המבדלות על ידי עובי שכבת הסיליקון ביחס לאזור המחיקה של הטרנזיסטורים:

סודיות חלקית (PD-SOI)

ב PD-SOI, שכבת הסיליקון עבה מספיק (בדרך כלל 50-100 nm) שרק חלק מהערוץ הוא מרוקן כאשר ה- transistor מופעל. אזור נייטרלי (הגוף) נשאר מתחת למעבד.גוף זה יכול לאחסן, המוביל ל-"אפקט גוף מתפתל" (FBE) שגורם להיסטוריה עצמאית, kin in the Channels) ו-igicows (p.com) הוא צורך בטכניקות מתקדמות של גוף.

Fully Depleted (FD-SOI)

ב FD-SOI, שכבת הסיליקון דקת ל-5-10 nm, כך שכל הערוץ מתמוסס בכל תנאי התפעול.אפקט הגוף הצף למעשה מסולק משום שאין גוף נייטרלי.תקני FD-SOI מציעים ליד מדרון המשנה של ה-IoT (קרוב ל- 60 mV/cucro), נמוך מאוד מהנוכחי, וצמצום יכולת הגמישות עקב הגוף ה-FD-IEX-FD-i-x (כלומר, כלומר: 0.

תהליכי ייצור עבור SOI Wafers

שלוש שיטות עיקריות שולטות בייצור של SOI wfers:

  • (FLT:0SIMOX (הפסקה על ידי IMplantation של OXygen): igtureFLT:1 גבוה-dose חמצן ions מושתלים לתוך סיליקון וואט, ואחריו nealing בטמפרטורה גבוהה כדי ליצור שכבת SiO2 קבורים. SIMOX מייצרת שכבות box דק -400m) עם אחידות טובה, אבל התהליך הוא איטי ויקר לשימוש נרחב בטכניקות ננומטרה, אך הוא שימש בעיקר על ידי ייצור.
  • (FLT:0) Smart CutTM (Unibond): ההרחבה 1 (המפתחת על ידי SOITEC, Smart Cut משתמשת בהשתלת מימן ו-Vate אגורה להעברת שכבת סיליקון דקת על ידי ממשק תחמוצת-חמצני.תהליך זה יכול לייצר שכבות דקות מאוד, אחידות (בהק למספר ננומטרים) ושכבות עבות, מה שהופך את השיטה הדומיננטית עבור FDSOIQ.
  • (ב) [ה-]0 [ה-Bond and Etch-Back SOI:FLT:1 שני סיליקון ו-Etch-Back SOI] מחוברים יחד עם תחמוצת בין-התחמוצת-התחמוצת-הקרקע ובאופן כימי חזרה כדי להשאיר שכבת מכשירים דקת.

אתגרים ומגבלות של טכנולוגיית SOI

למרות היתרונות שלה, SOI לא ללא חסרונות:

  • (FLT:0) גבוה יותר Wafer Cost:FLT:1 , SOI wfers יקרים יותר מאשר סיליקון סיליקון סיליקון מטושטש - בדרך כלל 1.5-3 × המחיר, בהתאם לדרישות עובי ומדים.מחיר זה מוצדק בביצועים גבוהים או יישומים גבוהים של סקייפ אבל יכול להיות אסרטיבי עבור שבבי סחורות.
  • (FLT:0) אפקט ההשמדה: FIRLT:1 , תחמוצת הקבורה יש מוליכות תרמית נמוכה יותר מאשר סיליקון גדול, ולכן חום שנוצר על ידי הטרנזיסטורים אינו מתפזר ביעילות דרך תת-התחשש.זה יכול להוביל לטמפרטורות מקומיות גבוהות יותר, אשר destra ואמינות. PD-SO מושפע יותר מ-FDSO בגלל האזור הגדול, אך דורשות ממתכת (מתאים).
  • (FLT:0) ניצול השפעות גוף (PD-SOI): ⁇ FLT 1 עבור מכשירים מרוקנים חלקית, הגוף הצף יכול לגרום לביצועים תלויים בהיסטוריה, השפעות קיונות במעגלים אנלוגיים, ולהגדיל את הדלפות המדינה. מעצבים חייבים להשתמש טרנזיסטים הקשורים לגוף או מעגלים מיוחדים כדי לצמצם את הבעיות הללו.
  • (FLT:0) זרם כונן הנוכחי ליחידה Width:earFLT ( 1 ב FD-SOI), הגוף הדק מגביל את הכונן הנוכחי המקסימלי בשל התנגדות סדרה מוגברת והורדת ניידות בממדים דקים מאוד.המסחר הזה ניתן לפצות על ידי שימוש בשכבות גבוהות יותר או בחומרי ערוצים חלופיים (למשל, SiGe), אך הוא מוסיף מורכבות תהליכים.
  • (FLT:0)ניהול המורכבות: ⁇ 1 (Achieving עובי סיליקון מדויק שכבתי הנדרש עבור FD-SOI על פני 300 מ"מ wfer הוא אתגר.כל אי-uniformity יכול לגרום לתנודות מתח סף, צמצום התשואות.

תחזית: SOI ב- 5G ו-IoT

הביקוש לשיעורי נתונים גבוהים יותר ולשקיפות נמוכה יותר ב-5G ומעבר לכך הוא דוחף את קווי החזית של RF לפעול בתדרי גלי מילימטר (24–100 GHz) בטכנולוגיות מבוססות SOI, במיוחד FD-SOI ו-resistivity סיליקון-on-inulator (HR-SOI), הם אידיאליים עבור תדרים אלה מכיוון שהם משלבים בין גבוה לינאריות, אובדן נמוך וקל עם בסיס דיגיטלי הוכיחו את הביצועים של ה-RI.

עבור מחשוב IoT וחוד קצה, FD-SOI מציע איזון כמעט אידיאלי של כוח עמידה אולטרה-נמוך (דנואמפ-טווח דליפה לטווח) וביצוע מחשוב הולם עבור היתוך חיישן ו- AI הקצוב, מכ"ם רכב, לידר, ורכב-על-הכל (V2X) תקשורת גם ליהנות מקשה הקרינה של SOI ומבצע עתיר-טמפרטורה גבוהה - PD-SO-ISO-SO-DSO-C-ISO-C-C יכול לעבוד באופן אמין מתחת ל- 150.

שילובים חומריים חדשים כגון מזן-silicon-on-inulator (sSOI) ו-סיליקון-germanium-on-inulator (SGOI) נחקרים כדי להגביר את הניידות של המוביל ולהרחיב את מפת הדרכים הגדלה.בינתיים, שילוב 3D באמצעות טכנולוגיית SOI - שבו שכבות מכשירים מרובות מערימות באמצעות קידוד חד-חמצני - מבטיח להמשיך ולשפר את הדחיסות וביצועים מעבר למגבלות של תוכנית הדרגת.

לסיכום, הטכנולוגיה SOI נותרה פלטפורמה חיונית למכשירים מהירים.היכולת שלה לפענח ביצועים של מכשירים ממגבלות substrate הופכת אותו הכרחי עבור יישומים הדורשים את המעבר המהיר ביותר, את הרעש הנמוך ביותר, ואת יעילות הכוח הטובה ביותר.כפי עלויות הייצור בהדרגה ירידה ושיפורים של תהליך חדש להופיע, אז אני צפוי לשחק תפקיד גדול עוד יותר בעשור הקרוב, במיוחד בצומת RF, דיגיטלי, ניהול כוח על שבב יחיד.

(ב) ב[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]