מעבדי אותות דיגיטליים (DSPs) הם הכרחיים במערכות משובצות מודרניות, טיפול עיבוד בזמן אמת עבור יישומים כגון קודים אודיו, תקשורת אלחוטית, בקרה מוטורית, עיבוד תמונה.כפי שמורכבות המערכת גדלה, כך גם הביקוש ליעילות אנרגיה - במיוחד במכשירים המופעלים סוללות שבו כל מילימטרים ספירת וואט.

כוח GING Fundamentals

מה זה Power Gating?

כוח הגלום הוא טכניקת עיצוב שמנתקת באופן סלקטיבי בלוק לוגי מאספקת החשמל שלו כאשר אין צורך בכך, בעוד השעון מקטין את הכוח הדינמי על ידי עצירת השעון, כוח מנפח התקפות FLT:0 סטטי (שליש) כוח (החליפה) כוח ראטמאט:1, אשר הפך דומיננטי בתהליך מתקדם נוש (למשל, 28 nm ומתחת) זרם דרך זרמי חלוף, אפילו מחץ, כאשר הם מזיזים את האנרגיה הזאת מסולפתים.

ברמת הטרנזיטור, ייצור החשמל יושג באמצעות:0 Power מתגים (FLT:1 ), באופן חד-משמעי גבוה-החזקה (גבוה-Vt) מ MOSFET שפועלים כמתגים ראשיים (בין VDD לבין VDD וירטואלי) או הולכי רגל (בין GND וירטואליים) כאשר האזור פעיל, הם מופעלים על פני מתגים, בתנאי הפחתה נמוכה ולהפחית את הביקוש הנוכחי.

המונחים

הגבלת כוח החיתוך ב-DSP דורשת תשומת לב זהירה לאלמנטים הבאים:

  • (FLT:0) Power Domains:FLT:1) השבב מחולק לאיים מתח מרובים.כל אי יכול להיות שערו באופן עצמאי.ד. טיפוסי עשוי להיות בעל תחומים נפרדים עבור הליבה, זיכרון, היקפים, ו מאיצים בחומרה.
  • (ב) [ה]: [החזקה:] [ה]: אם הבלוק המצופה מכיל מדינה (האזורים, SRAM), יש להציל את המדינה לפני שהכוח יופסק, כלומר, הפקדים (הנקראים גם "בקרוב") או דומיין קטן של כוח תמיד על-ידי כוח יכול לשמר נתונים קריטיים.
  • (FLT:0)Control sequencing: FIRLT:1) הפעלת מתגי חשמל על או מחוץ מציג מברשת נוכחית ומתח.רצף בזהירות - לדוגמה, המאפשר מתגים אחד בזמן - מראש אספקת חשמל droop. אותו הדבר נכון להפעלה: המדינה חייבת להינצל, שעונים מייצבים, ולאחר מכן נפתח.
  • ירידה ואלקטרומגנטיות: FLT:1 , מסילות אספקה וירטואליות לראות התנגדות גבוהה יותר, כך החלפת כוח וחיבור חיבור sizing חייב להבטיח ירידה בלחץ גבוה.

יתרונות ומסחר

(ב) ויקרא י"ד:

  • צמצום כוח ההדלפה עד 99% בלוקים.
  • מאפשר חיי סוללה ארוכים יותר וניתוק תרמי נמוך יותר.
  • מאפשר מרירות טובה יותר של ניהול חשמל מבלי להשפיע על ביצועים פעילים.

(ב) ◄ ⁇

  • שטח מעל פני מתגי כוח ולוגיקה שימור (בדרך כלל 5-15% לאזור שער).
  • אנרגיה ועוצמה: הפעלת בלוק עולה הן זמן והן כוח דינמי לטעון את הרכבת הווירטואלית ולשחזר את המדינה.
  • מורכבות עיצוב מוגברת בפריסה פיזית ואימות.

לקבלת מבט מעמיק יותר על יישום כוח הגדלה ב-DSP מבוסס SoCs, מתייחס ל- FLT:0TI ניהול הכוח של DSP מכשירים FLT:1.

עמוק עמוק לתוך מצבי שינה

בעוד שגישור כוח הוא גישה ממוקדת חומרה, מצבי שינה משלבים חומרה ותוכנה כדי להציב את DSP למצב כוח נמוך כאשר אישור עומס העבודה.מצב שינה בדרך כלל כרוך עצירת שעונים, פיזור PLLs, ולהפחית באופן אופציונלי מתח - לעתים קרובות בשילוב עם כוח גישור.

מצב שינה

מעבדי DSP מציעים בדרך כלל מספר רמות שינה, כל חיסכון בכוח מסחר נגד שקיפות ערה:

  • (FLT:0) מצב (שינה משותפת): ההרחבה של השעון של הליבה של המעבד הוא שער, אבל כל מסילות הכוח נותרו על Cache ותוכן רישום נשמרים.DSP יכול לחדש במספר מחזורי שעונים.
  • (FLT:0)Standby Mode:FLT:1 מתח הליבה מופחת (באמצעות DVFS או הרגולטור בעל כוח נמוך נפרד), ורוב השעונים היקפיים הם שערו.העיקר יכול להיות כבוי.מקור שעון מהיר יותר (למשל, תמיד על RC oscillator) שומר על תזמון בסיסי חי.
  • (FLT:0) מצב שינה: FLT:1 הרוב של השבב מופעל באמצעות כוח הגלום.רק דומיין קטן "תמיד-on" המכיל בקר מתעורר, שעון בזמן אמת, וכמה רישומי שימור נשארים פעילים.כל ההיגיון השני מאבד מדינה אלא אם כן נשמר בזיכרון לא מעייף.
  • (ב) ,0) מצב ההפניה: 1FLT:1 כל השבב מופעל למעט כמה I / O pins.מצב זה משיג את ההדלפה הנמוכה ביותר, אך דורש רצף מלא של מנעול על ההתעוררות.

מצב השינה המתאים תלוי משך השינה הצפוי.לדוגמה, בדיקת אודיו DSP עשויה להשתמש במצב של idle בין מסגרות הקול (כל 10–20 מ's), בעוד מרכז חיישן עשוי להיכנס לשינה עמוקה במהלך תקופות ארוכות של חוסר פעילות משתמשים.

המדינה קשבת וזיכרון

מצבי שינה עמוקים מסתמכים לעתים קרובות על FLT:0 (retention SRAMFLT) 1:1 שפועל מאספקה תמיד-on. Retention SRAM צורכת בערך 10-30% מהדלפה הפעילה שלו, אך שומר נתונים שלמים. עבור קבצים רשומים, צפי שימור משמשים. a טיפוסית של שימור מוסיף מנוף שני המופעל על ידי אספקת מבודדת.

ערו-על-פי-הלא-העוצמה והמכניזם

יציאה למצב שינה דורשת רצף נקי: החזרת כוח, לאפשר שעונים, ייצוב PLLs, וחידוש ביצוע.הזמן הכולל של השכמה נשלט על ידי זמן מנעול PLL (אם כבוי) ו- capacitor לטעון ייעודי.

  • גילוי › GPIO pins
  • « « השהות של oscillator
  • בין היתרים של חומרים פעילים (למשל, UART, USB)

בכמה עיצובים, קטן (FLT:0) מעבדים את ההרחבה 1 (CDC) נשאר במהלך שינה עמוקה לאירועים מתעוררים, עוד יותר צמצום הפעילות של DSP הראשי.

דוגמה: Qualcomm Hexagon DSP Sleep States

משפחת Hexagon DSP (ששימוש ב-Snapdragon SoCs) תומכת במספר מצבי שינה, כולל AFLT:0Retention ModeveFLT:1 שבו מתח הליבה ירד רק מעל סף השימור (FLT:2Power Collapse) 3 מצב שבו הליבה הוא לחלוטין שערה מ-PC לוקח בערך 100 מיקרו-מיקרו-חומרים, בעוד ש-DFEE מפקח על מערכת ניהול חומרים 1D5 של ניהול חומרים.

שיפור כוח Gating ו- Sleep Modes

כדי למקסם את יעילות האנרגיה, מצבי ייצור חשמל ושינה חייבים לעבוד בקונצרט.מעבר טיפוסי מפעולה מלאה למצב של כוח נמוך כרוך במספר שלבים:

המונחים: Transition

  1. (ב) ⁇ :0) ,Software יזמה: FLT:1 מערכת ההפעלה או קושחה DSP כותב לרישום ניהול חשמל, המבקש כניסה למצב שינה מסוים.
  2. (ב) ⁇ :0) ביטול החיתוך והחיסכון הממלכתי: ההרחבה 1 (DSP) מצילה רישומים לאחסון שימור (בין אם חיצוני או חיצוני) כל התחנות המעבדות נפסקות.
  3. (FLT:0)Power domain בידוד:FLT:1 יחידת ניהול הכוח (PMU) מפעילה תאי בידוד בין התחום השער ואזורים תמיד על מנת למנוע קלטות צף.
  4. (FLT:0) Power gating:FLT:1; PMU פותח מתגים ראשי / מ"ר, ניתוק האספקה הווירטואלית.בכמה עיצובים, PMU גם מפחית מתח לרמה של שימור לפני תחילת מתגים (לצמצם את המברשת כאשר כוח חוזר).
  5. (FLT:0)Wake:FLT:1 באירוע מתעורר, PMU מחזיר כוח, מחכה לייצוב אספקה, מאפשר שעונים, ומשחרר את איפוס.

יחידת ניהול לוגיקה וכוח

ראש הממשלה הוא מכונה ממשלתית ייעודית שמשרתה את מעברי כוח המדינה.זה מטפל במגבלות התזמון, פיקוח המתח, והחלפת הכוח בריצוף. מתקדם PMUs גם תומך ב-FLT:0adaptive מתח מדרגת (FLT:1) כדי להזיז טוב-אין-עין בהתבסס על תהליך וריאציות טמפרטורה.

שיקולים של Software

(בצד התוכנה, לדוגמה, בלינוקס:0power Management FrameworksFLT:1 , תואמים את מצבי השינה בכל המערכת.לדוגמה, בלינוקס, ה-FLT:2CPUIdleph3: מושלים בוחרים מדינות שינה עבור הליבה DSP, בעוד ה-FLT:4DEMFLT:5 מערכות משנה מטפלות בכוח פריפריה של מערכת ההפעלה, כמו למשל, בתנאי ביצוע סימולציה של מערכת ההפעלה ללא שינוי.

אחריות התוכנה המרכזית כוללת:

  • חיזוי משך זמן כדי לבחור את רמת השינה האופטימלית.
  • שמירת ושיקום ההקשר (כולל קבצים רשומים ותגיות מטמון).
  • ניהול בעיות כדי שמועדים קריטיים בזמן אמת עדיין נפגשים לאחר ההתעוררות.

עבור מדריך יישום מעשי, ראה סדרה מוטבעת של DSP ניהול כוח ניהול כוח 1.

שילוב עם DVFS

מתח דינמי ותדירות הגדלה (DVFS) משלימה מצבי שינה. במקום לכבות בלוק, DVFS מוריד את נקודת התפעול שלה במהלך עומסי עבודה קלים יותר.לדוגמה, DSP יכול לרוץ ב- 1.2 V ו-800 M תחת עומס כבד, ואז לרדת ל-0 V ו-400 MHz כאשר במצב של פעילות נמוכה. כאשר הבלוק הוא לחלוטין idle, כוח עובר על שילוב של DVS-S יכול להיות קבוע של חיסכון של 50-R.7.

טכניקות מתקדמות

כוח הסתגלות

(ד) משתמשים ב-DSPs מודרניים (FLT:0activity Monitor) כדי להחליט באיזו מידה מחסומים בשער כוח (למשל, ניגודים על נתיבי נתונים, תורי נושא ההוראה) לקבוע באופן דינמי אילו מחסומים בשער כוח פחת (MAC) עכבו על מחזורי NSD, הגישה המצוירת הזו מחייבת כוח קטן ומתגים מהירים (Fonating) על בסיס LT2R.

עיצוב רב-סגול ודרגת משמרות

כאשר תחומי כוח שונים פועלים במתחים שונים (למשל, הליבה ב 0.8 V ופריפריה ב 1.2 V), (FLT:0 דרגו המחליף של 1) יש להכניס בגבולות אות.דרגים עצמם צורכים כוח, כך שהם לעתים קרובות ממוקמים בתוך התחום תמיד-על-ידי שימוש במרגולטור יחיד-מתאים לתחומים, אך הם יכולים להוסיף למתחים משותפים, אך ורק למתחים משותפים, יכולים לשלוט על-מתאים באופן עצמאי.

כוח עדין Gating

במקום לגלם את ליבות שלמות, כמה ארכיטקטורות שער יחידות פונקציונליות אינדיבידואליות -ALU, מכפיל, משמר, עומס / יחידת בית.זה שימושי במיוחד במעבדים וקטוראים שבהם כמה נתיבים עשויים להיות בטלים. Power gating בגרנר הזה דורש שעון מתוחכמות ורשת כוח, כמו גם משאבים בזמן אמת.

שיקולים מעשיים עבור מעצבים

כלי ניתוח כוח

יישום יעיל מתחיל עם הערכה מדויקת של כוח: כלים כמו FLT:0 (פרימנטל) 1 (Synopsys) או FLT:2 RedhawkcioFLT 3: 3 (Ansys) הדמיה, זרם דינמי, IR טיפות על פני כל התחומים האלה להשתמש כדי לאמת את הכוח הזה מניב חיסכון נטו כאשר מתעורר ניתוח טיפוסי כולל:

  • סף זמן של Idle (Break-even Point) לבלוק שער.
  • ההשפעה של מברשת נוכחית על רשת אספקת החשמל.
  • החזרה לדליפה לעומת המדינה מחזירה אנרגיה.

בדיקות ואימות

אימות כוח הממריץ הוא מאתגר כי מעברים לא חייבים להשחית נתונים.בדיקה מהירה של שימור המדינה יש צורך.שרשרת סריקה לעתים קרובות לכלול FLT:0retention סריקות רישום LT:1 המאפשר לצופה לקרוא / לכתוב נתונים נשמרים לאחר מחזור שינה.שינה הנוכחית נמדדת באמצעות מצבי בדיקה ייעודיים המחזיקים שבב במצב נמוך כוח.

השפעה על אמינות

(ה) ,הכוח המגביר יכול להאיץ את ה-FLT:0 (ElectromigrationFLT) 1:1 (EM) בשל עלייה גבוהה של גליונות בזמן ה- Wake-up.com יש לתכנן את רשת מתג החשמל עם שולי מספיק כדי להתמודד עם זרמי שיא על פני חיי השבב, בנוסף, כוח המעבר 6:2hot CarrierFLT3 (HCI) ו-FLT:4negative הטיות גבוהה (N)

מסקנות ומגמות עתידיות

מצבי גלימה ושינה הם לא רק תכונות אופציונליות - הם חיוניים עבור DSP מודרניים כי חייב לספק ביצועים גבוהים בתוך תקציבי חשמל הדוקים. על ידי הבנה של יחסי גינון ברמה transistor, שמירה המדינה, והיררכיה בשינה מונעת תוכנה, מהנדסים יכולים לתכנן מערכות אשר מאזן חיסכון באנרגיה עם תגובה בזמן אמת.

(במבט קדימה, מגמות כמו FLT:0) ,Hanar-threshold מחשובFLT:1 (כאשר מתחי אספקה להתקרב לסף הטרנזיר) לסחוט עוד דליפות, הדורשות אפילו יותר מדויק כוח הגלום.העלייה של FRAM:2machine למידה בהקצאת מכשירים דליפה על גבי חוד החנית של DSP עם מאות מרכיבים קטנים, באופן עצמאי, כל אחת מערכי שימורים, עשויה להחליף את יסודות לא יציבים).

לקריאה נוספת על ניהול חשמל מתקדם של DSP, ייעוץ:0NXP של היישום הערה על טכניקות בעלות עוצמה נמוכה עבור SoCscioFLT:1 ו-FLT:2ARM ניהול כוח מדריך 3R (מעלה ליבות DSP מבוססות ARM).