יישום נגדים / למטה בעיצובים FPGA היא משימה בסיסית בלוגיקה דיגיטלית. ניגודים אלה משמשים לספירת אירועים, תזמון, ובקרת יישומים.מדריך זה מספק גישה צעד אחר צעד לעיצוב וליישם ניגודים כאלה ביעילות.

הבנה: Up / Down Counters

נגד למעלה / למטה הוא מכשיר דיגיטלי ספירה בסדר עולה או יורד על בסיס אותות שליטה.זה בדרך כלל מורכב מפספי, שערי לוגיקה, ולשלוט קלטות.המרכיבים העיקריים כוללים את ספירה, בקרה לוגיקה, קלט שעון.

עיצוב הנגד

הצעד הראשון הוא להגדיר את רוחב הדלפק, הקובע את הערך המקסימלי ספירה.להחליט על אותות הבקרה לספירה או למטה. השתמש בפספיות כדי לאחסן את הספירה הנוכחית, ולוגיקה משולבת עיצובית כדי לטפל בהצטברות או משפילה את הספירה בהתבסס על קלטות שליטה.

יישום ב-FPGA

השתמש בשפה תיאור קשיח (HDL) כגון VHDL או Verilog כדי לקוד את אותות קלט Define עבור השעון, איפוס, ושליטה. השתמש בלוקים תהליך או תמיד לחסום כדי לעדכן את הספירה על כל מחזור שעון.

רשימת ה-Digital Steps:

  • הקטנת אותות קלט ופלט.
  • צור רשומות ספין-אפלופ עבור הספירה.
  • לוגיקה מחייבת לספור או לרדת.
  • ריצוף ותנאים מעלים.
  • גודל ובדוק את העיצוב על חומרה FPGA.