מדוע ללמוד עם ועדת פיתוח FPGA עדיין משנה ב-2024

ענפי שער ארג'נס עברו הרבה מעבר לכלי הנישה למהנדסי הגנה וטלקום.היום, הם פלטפורמות נגישות לכל מי שסקר כיצד חומרה דיגיטלית פועלת ברמת השער.ב-2024, המערכת האקולוגית של לוחות פיתוח FPGA מתחילים מוכוונת למתחילים, לא התבגרו להציע תוכנות עיצוב חזקות, תמיכה קהילתית פעילה, ועושר של חומרי למידה.

FPGAs הם שבבים מבוססי סיליקון המאפשרים לך ליישם מעגלים דיגיטליים ברמת ה-רישום-העברה.בניגוד למיקרובקר או מחשבי לוח יחיד, שבו אתה כותב קוד אטומי, פיתוח FPGA כולל תיאור התנהגות במקביל באמצעות שפות תיאור חומרה (HDLs) כגון VHDL או Verilog, או סביבות סינתולוגיות ברמה גבוהה יותר כמו SystemVerilog ו-H++, כמו זיהוי אוטומטי של מערכת אבטחה, כמו גם של מערכת אבטחה.

מה לחפש בדירקטוריון של בגיןנר FPGA

לפני צלילה למודלים ספציפיים, זה עוזר להבין את הקריטריונים החשובים ביותר בשלב הלמידה.הלוח הנכון מאזן את affordability עם מספיק משאבים לעבוד באמצעות תוכנית לימודים סטנדרטית עיצוב דיגיטלי.

  • (FLT:0) דיפר גודל FLT:1 - נמדדת בתאי לוגיקה (LCs) או אלמנטים לוגיים (LEs) עבור תרגילים מבוא, מכשיר עם 15,000 עד 50,000 LEs הוא בדרך כלל מספיק. להימנע לוחות עם שבבים גדולים ללא צורך כי נפח עלות ייצור פעמים ללא צורך חינוכי.
  • (FLT:0)Toolchainידידותיות חברויות FLT:1 - IDE של הספק צריך לרוץ בצורה חלקה על Windows, לינוקס, ובאופן אידיאלי macOS. Quick Install, טביעת רגל דיסק נמוכה, ו עקומת למידה עדינה לתכנון סיכות, סינתזה ו- bitstream טעינה חומר יותר מתכונות מתקדמות.חפש כלים המציעים רישיונות חינם עבור המכשיר שאתה בוחר, ללא מגבלות זמן.
  • (FLT:0) המערכת האקולוגית שלPeripheral EcosystemFLT:1 - Onboard LEDs, דפניות, מתגי DIP, oscillator, RAM חיצוני, לפחות מחבר סטנדרטי אחד (PMOD, Arduino מגן, או GPIO Header) מאפשר מגוון רחב של תרגילים מעבדה ללא היכרות או מודולים חיצוניים.
  • (FLT:0)Documentation and CommunityFLT:1 - לוח המגובה על ידי הדרכות צעד אחר צעד, פרויקטים ההתייחסות ופורומים תוססים (כגון קהילת Digilent או מרכז המשאבים של טראסי) מקצר את הזמן מ unboxing לעיצוב הריצה הראשון.בסיסי משתמשים פעילים ב- Reddit, Stack Exchange, ו- GitHub מספקים תמיכה בלתי-סבירה.
  • (FLT:0)ExpandabilityFLT:1 - גם כהתחלה, ייתכן שתרצה במהירות לצרף מצלמות, חיישנים, או תצוגות.מועצות עם מחברים PMOD, HDMI / VGA, או ראשי תיבות תואמים Arduino מספקים נתיב לצמיחה.חשב פרויקטים עתידיים כגון הוספת מודול Wi-Fi או תצוגת OLED.
  • (FLT:0) CostveFLT:1) - לוחות מתחילים בדרך כלל נע בין 60 $ ל 250 $ להישאר בתוך מה אתה נוח סיכון כהשקעה למידה; תכונות פרימיום כמו טרנזבולים מהירים יותר או זיכרון DDR4 גדול עשויים ללכת ללא שימוש בפרויקטים מוקדמים.
  • (FLT:0)Power and PortabilityFLT:1 - אם אתה מתכנן לעבוד על המסלול, לוח המריא כבל USB אחד ואינו דורש אספקת חשמל חיצונית יהיה נוח יותר.

FPGA פיתוח מועצות למתחילים בשנת 2024

חמשת הדירקטוריון הבאים מייצגים את האיזון הטוב ביותר של affordability, תכונות חינוכיות, ותמיכה רבת כלי.כל אחד הוערך על בסיס תוכניות הכשרה בעולם האמיתי, משוב סטודנט, וחידושי הפרויקט הפעילים ייקח אותך ממצמץ LEDs לבניית מערכות שלמות.

AMD Xilinx Artix-7 FPGA Development Board

משפחת Artix-7 הפכה אבן הפינה של עיצוב דיגיטלי היכרות. יצרנים מרובים מייצרים לוחות במרכז שבב זה; עיצוב ההתייחסות הנפוץ ביותר כולל XC7A35T או XC7A50T, המספק בין 33,000 ו-52,000 תאים לוגיים, חסום RAM, ו- DSP Suites. לוח זה מצטיין בהוראה של יסודות של עיצוב RTL, מגבלות תזמון, בסיסי וסימן של פורמט PDF, כולל ממשק אחסון יחיד של פורמט CRM.

הקהילה הגדולה של הלוח של משתמשים פירושה שאתה יכול למצוא פרויקטים קוד פתוח החל ממצמי LED פשוטים מעבדים RISC-V על פלטפורמות כמו FLT:0 (GitHubFLT:1 יצרנים כגון Digilent (Nexys A7) ו Numato (Ms A7) מציעים גרסאות עם פרויקטים אידיאליים שונים של בניין זה כוללים ספירת אודיו / נפח פתוח עבור קוסמטיקה נמוכה יותר עבור מעבד ICC.

אינטל (Altera) MAX 10 FPGA Development Kit

משפחת Intel MAX 10 פורצת מהמכשיר המסורתי מבוסס SRAM על ידי שילוב זיכרון פלאש שבב ישירות לתוך הבד FPGA.ה-MAX 10 הפיתוח Kit כולל את 10M08 או 10M50, הכולל עד 50,000 אלמנטים לוגיים, זיכרון מוטבע, אנלוגי ל-Dyto-דיגיטליים להמיר את התצורה מיידית של הסרת הצורך עבור תצורה חיצונית PROM זה הופך את זה לזמין עבור כל אינטגרציה חופשית של תאים כגון: icroi-to-to-to-to-to-to-to-to-D.

ה- Onboard accelerometer, חיישן טמפרטורה, USB-Blaster מוריד כבל, ו- Arduino-תואמים מכשירים לתת ללומדים פלטפורמה יעילה, מהירה פרו-טיpable. Extensive University תוכניות ו-FLT:0Intel's אינטגרציה ישירה של תוכניות הפעלה אלקטרוניות-FLT:1 לספק מסלול מובנה מלוגיקה משולבת בסיסית עד מערכות בקרה לינוקס.

3.Diglent Basys 3 Artix-7 FPGA Board

(ב) ה-Seys 3 של Digilent כבר זמן רב תקן הזהב בחינוך ה-FPGA האקדמי, וב-2024 הוא ממשיך לשלוח עם כל ספר לימוד עיצוב דיגיטלי גדול באוניברסיטה, שנבנה סביב XC7A35T-1CPG236C Artix-7, הוא מציע 33,280 תאים לוגיים,800 Kbits של חסימת RAM, ו-90 פרוסות DSP מה מגדיר באמת את 3BOSI מחוספסת את הערך ה-R, הוא מוקרן בקפידה על ידי 4GD.

אתה יכול להתחיל על ידי ביצוע LED ממצמץ, אז במהירות מראש לתכנן סורק hexadecimal מקלדת, תבנית VGA דפוס גנרטור, או מחשבון מונח מקלדת לחלוטין בשפת תיאור חומרה.ההתרחבות PMOD מאפשר לך להוסיף Wi-Fi (ESP32 Pmod), תצוגות OLED או נהגים מנועים, שמירה על הלוח רלוונטי כמו מיומנויות שלך לגדול, את הכוח האמיתי של By 3 הוא מתכנת עם אינספור פעולות עיצוב ידני, ללא שימוש ידני, ללא תכנות וידאו, ללא תכנות יחיד, ו-B, ללא שימוש ידני, ללא תכנות ידני, ללא תכנות, ודרמה עיצוב ידני, ללא תכנות, ו-D פתוח, ללא תכנות, ללא תכנות ידני, ללא תכנות וידאו, ללא תכנות וידאו, ללא תכנות וידאו, ו-לשונית, ללא תכנות ידני, ללא תכנות, ו-D, ללא תכנות ידני, ללא תכנות ידני, ללא תכנות ידני, ללא תכנות וידאו, ללא תכנות ידני, ללא תכנות וידאו, ללא תכנות ידני, ו-לשונית הפעלה אוטומטית, ללא תכנות וידאו וידאו וידאו וידאו, ללא שימוש ידני, ללא שימוש ידני, ללא תכנות ידני, ללא תכנות ידני, ללא תכנות ידני, ללא תכנות, ללא תכנות, ו-סדרה פשוטה, ללא תכנות ידני, ללא תכנות ידני, ללא תכנות ידני, ודרמה פשוטה, ו

טרה-נו קיט

ה- HDMI DE10-Nano הוא פלטפורמה היברידית FPGA-SoC כי זוגות של Intel Cyclo V FPGA (עד 110,000 אלמנטים לוגיים) עם מערכת מעבד כפול ARM Cortex-A9 קשיח מעבד (HPS) , אדריכלות זו מאפשרת לך לפתח במקביל של מעבדי ראש קומפקטיים ב-FPGA ולנהל יישומים מוטבעים או חשוף על CRMADR.

FPN מספק שפע של חומרים חינוכיים, כולל מדריך "ה-FPGA הראשון שלי", פרויקטים נרחבים של הדגמה, ו-Schematics מלאה.The DE10-Nano ידועה בתוך ה-FLT:0MiSTer FPGAFLT (עם זאת קהילה של HP-RGA-R) אשר משתמשת בלוח הבקרה כדי לשחזר מחשבים קלאסיים וקונסולות משחקים, אבל היישומים שלה הרבה מעבר ל-Retretretretware (מחדש) עבור מערכת הפעלה מחדש של מערכת הפעלה מחדש של מערכת הפעלה מחדש של מערכת הפעלה / NGAFR.

Zynq-7,000 Development Board

משפחת Zynq-7000 (במיוחד Zynq-7010 או Z-7020 חלקים) משלבת את ה-Sylinx 7-series FPGA עם מעבדי ARM Cortex-A9 כפול, בדומה למעבדי ה-Cyc VC אבל עם מערכת ההפעלה שלו Zynq-7,000 ראשי תיבות של Open, כולל את ה-Zybo Z7 ו-ALINX שחור שנכתב על ידי מחשבי תיבות של מולטימדיה: AX.

התמיכה בכלי מגיעה מ-Vivado עבור הצד ה-FPGA ו- Vitis (עבור יישומים חשוף-מטאל / חינםRTOS) או Petaלינוקס (עבור תפוצה מלאה של לינוקס) עקומת הלמידה כאן אינה טריוויאלית, אבל מכיוון שפלטפורמת Zynq משמשת כל כך נרחב ביישומים של רכב, תעשייתי, הגנה, הכישורים שנרכשו מועברים ישירות לתפקידים מקצועיים.

השוואת הדירקטוריון ב-Glance

כדי לעזור לך להחליט, הנה סקירה בצד של הפרמטרים החיוניים:

  • (FLT:0)AMD Artix-7 Dev Board:FreaLT:1 FPGA טהור (עד 52k LCs), Vivado WebPACK, הרחבה סטנדרטית של PMOD, עלות בינונית.
  • (FLT:0) Intel MAX 10 Kit: FLT:1 FPGA עם פלאש על שבב (עד 50k LEs), Quartus Prime Lite, ADC, Arduino Headers. Best for מעורבים פרויקטים ובקרת אטום מיידית על מוטמעת.
  • (FLT:0)Digilent Basys 3:FLT:1 טהור FPGAk LCs), Vivado WebPACK, עשיר בנוי-in I / O (switches, VGA, USB HID) הטוב ביותר עבור לימוד מבוסס ספר לימוד וקורסים אקדמיים.
  • (FLT:0 â ¢ ⁇ ⁇ FPGA + ARM HPS (110k LEs), Quartus Prime Lite, HDMI, Pi Header. Best for SoC חקר פרויקטים של מחשוב רטרו.
  • (FLT:0)Zynq-7000 Board: FPGA + דואל-core ARM, Vivado/Vitis, מולטימדיה היקפי (HDMI in/out, אודיו) הטוב ביותר עבור ראייה מוטבעת ומעבר מתוכנה להאצה חומרה.

טיפים חיוניים להתחלה

ברגע שתבחר לוח, המסע מ unboxing לעיצוב מותאם אישית הראשון שלך יכול להיות מנווט עם כמה צעדים מעשיים. FPGA התפתחות יש עקומת למידה ראשונית תלולה יותר מאשר תכנות microcontroller, אבל טיפים אלה יעזרו לך לנקות את המכשולים הראשונים ביעילות.

התקן את הכלי הראשון

תוכנית על ההוצאות על הפגישה הראשונה רק התקנת ורישיון הכלים של הספק.היוואדו ו Quartus יש הורדות גדולות (לעתים קרובות מעל 20 GB), והם דורשים שטח דיסק משמעותי וזיכרון.עקוב אחר מדריכי ההתקנה הרשמיים בדיוק, ובחר רק את משפחות התמיכה במכשירים שאתה צריך להפחית את טביעת הרגל. עבור Vivado, בחר את המהדורה "PackK" ורק את ה-Zynq-7,000 או Zynq7,000; עבור Quatusr, בחר את דרישות שטח ה-Hicliite, גם את ה-HDR מינימלי ו- 30.

התחל עם פרויקטים של דוגמא מוקדמת

לפני כתיבת קו יחיד של HDL, להוריד ולהפעיל את ההדגמה במפעל של הלוח.זה מאמת כי כבל, נהגים ודירקטוריון עובדים. ואז לשנות את ההדגמה מעט - לשנות את קצב ממצמץ LED - כדי לאשר שאתה יכול לבנות מחדש ו reprogram בהצלחה. זה ניצחון קטן בונה אמון ובודד בעיות ההתקנה מאגאי עיצוב. רוב הספקים לספק סט של עיצובים שאתה יכול לפתוח ב- IDE ו- תכנות מחדש ניסויים אלה.

המאסטר סימולטור

ניוקומברס לעתים קרובות לנסות לפענח חומרה על ידי התבוננות בתופעות אווסקליקוסקופ או הוספת נוריות נוספות. במקום, להשקיע זמן בלמידה של סימולטור התנהגותי (Vivado XSim או ModelSim-Altera) שמגיע עם הכלים שלך.כתיבה Testbenches וצפייה גלפורמות יחסוך לך זמן עצום ומלמד מיומנויות אימות קריטיות. A טוב הוא כל עיצוב לפני הורדת זה כדי שילוב יעיל של קורסים לוגיקה באופן ספציפי.

הצטרפו לקהילה

ה-FPGA תת-מדיאט, פורום Digilent, קהילת אינטל, ו- Stack Overflow הנדסת חשמל מלא מהנדסים מועילים.כאשר שואלים שאלות, כוללים את גרסת הכלים שלך, מספר חלק, ו-מינימום קודפט שמשכפל את הבעיה.הפרטים יותר אתה, כך מהר יותר תקבל תשובות שימושיות.בנוסף, לשקול גם להצטרף להאקרים מקומיים או קבוצות לימוד מקוונות המתמקדות בעיצוב FPGA רבים.

עבודה באמצעות קורטיקום מובנה

במקום לקפוץ לפרויקטים מורכבים, בצע התקדמות ליניארית: לוגיקה משולבת, מעגלים זמניים, מכונות ממשלתיות סופיות, ממשקי זיכרון, מעבדים רכים. אוניברסיטאות רבות מפרסם את הוראות המעבדה שלהם באינטרנט, לעתים קרובות תואמים עם הבסטיים 3 או DE10-Nano. לאחר נתיב מוכח מונע את התסכול של מושגים מכובשים שאתה עדיין לא מוכן עבור אתרי אינטרנט כמו LTF: NIRST ו-NIRST בשבוע אחד עיצובי הוא יעיל יותר.

תפקיד כלי קוד פתוח ב-2024

מערכת ההפעלה בקוד פתוח FPGA התבגרה עד לנקודה שבה מתחילים יכולים להשתמש בכלים חופשיים, מונעים קהילתיים עבור לוחות פופולריים רבים. פרויקטים כמו FLT:0SymbiFlowphFLT:1 ו- Yosys synthesis תמיכה סוויטות פתוח מ- Lattice וכמה משפחות Xilinx, ומאפשרת לך לייצר bitstreams ללא כל ידידותי ל-Nam בעוד ההתקנה יכולה להיות מעורבת יותר מ-ViFotosources או להשתמש בתוכנות פתוחות, במיוחד עבור כלי תמיכה ב-isources.

אפשרויות למידה ב-2024 ומעבר

הנוף FPGA למתחילים ממשיך לשפר את השימוש בקוד פתוח הוא מוצץ, וכמה לוחות ברמת כניסה עכשיו לתמוך הדור הפתוח של bitstream.בנוסף, כלי סינתזה ברמה גבוהה (HLS) אשר מדרכים C++ לחומרה הופכים להיות יותר נגישים, המאפשר מהנדסי תוכנה לעבור לתוך עיצוב FPGA ללא בתחילה VHDL או Verilog לוח הזמנים המסוימים כאן ישרתים היטב את 10 מעבדי של מעבדים דיגיטליים.

שאלות נפוצות

איזה FPGA לוח הוא הטוב ביותר למתחילים מוחלטים ללא ניסיון לוגיקה דיגיטלית קודם?

ה- Digilent Basys 3 הוא הידידותי ביותר למתחילים בגלל ה-SU הנרחב שלה על הסיפון I / O (switches, LEDs, VGA) ואת נפח הרצים של הדרכות שנכתבו עבור זה.זה עובד עם חינם Vivado WebPACK ואינו דורש חומרה חיצונית כדי להתחיל.אם אתה רוצה חוויית למידה FPGA טהורה עם הגדרה מינימלית, ה- 3 הוא המלצה העליון.

האם ניתן להשתמש בלוח FPGA ללא למידה VHDL או Verilog?

כן, כמה לוחות תומכים בכלים סינתזה ברמה גבוהה (HLS) המאפשרים לך לכתוב C / C++ ולהרכיב חומרה. עם זאת, הבנה מוצקה של HDLs עדיין לא יקר עבור עיצובים debugging וקידוד. למתחילים, למידה וורג או VHDL מומלץ מאוד - זה לא קשה כמו זה נראה, ורוב הקורסים מקוונים להתחיל מאפס.

כמה RAM אני צריך על לוח FPGA ללמידה?

עבור פרויקטים בסיסיים, אפילו 8-16 MB של SRAM מספיק.מועצות כמו בויס 3 יש 128 MB של DDR2, אשר הוא יותר ממספיק עבור מעבדים רכים וגרפיקה פשוטה. אלא אם אתה מתכנן לעבוד עם מקטעי וידאו או ערכות נתונים גדולות, לא לעשות עדיפות זיכרון גדול.

האם יש FPGA טוב מתחת ל-100 דולר?

כן, ה- Lattice iCEstick (כ 30 דולר) ו-Alchitry Au (כ-70) הם אפשרויות בעלות נמוכה מעולה.ה-iCEstick נתמך על ידי כלי קוד פתוח לחלוטין (Yosys, Nextpnr), בעוד אלצ'יטרי או משתמש ב- Intel 10 FPGA ופועל עם Quartus Prime Lite.