מדוע FPGAs היא בחירה אסטרטגית להבטחת AI

אינטליגנציה מלאכותית ולמידה עמוקה עברו מעבר לגבולות מרכזי נתונים בענן, המופיעים ברחפנים אוטונומיים, רובוטים תעשייתיים, מצלמות חכמות ושערי קצה שבהם החלטות חייבות להתרחש במיקרו-שניות. פילד-Promable Gate Arrays (FPGAs) מציעים אלטרנטיבה משכנעת ל-GPUs ו- CPUs על ידי שילוב מקבילות מסיביות, עצלות אולטרה-נמוכות, ויכולת ייחודית להכפיל את האלגוריתם ה-מתאים באופן ישיר, בניגוד ל-מתאים ל-מתאים ל-ידי עיבוד נתונים, ו-מתקני אבטחה, ו-מתקניים, ו-מתאים-מתאים-RAM (DLCDLCFacmates).

(FLT:0) שקיפות וקביעת רצף 1 הם שונים קריטיים.ביישומים כמו מערכות ניהול מתקדמות (ADAS) או מסחר גבוה, עיכובים ערימה נמדדים במיקרו-שניות אינם מקובלים.תהליך FPGAs זורם נתונים עם קבוע, אולטרה-נמוך כי ההיגיון מוקדש ולא משותף בין תהליכים מתחרים.

(FLT:0) יעילות אנרגטית FLT:1 הוא יתרון נוסף.מודרני FPGAs שנבנה על 7 nm או 16 nm תהליך nodes לספק ביצועים עבור וואט כי יריבים או מעבר חלופות GPU, מה שהופך אותם אטרקטיביים עבור סוללות מופעל או טמפרטורה התקנים מופעלים על ידי מערכת ההפעלה מופעלת על ידי AIT מופעלת במיוחד על ידי מערכת ההפעלה מלאה של סוללות מוצקה מעבדים, כגון קורטקס A53 או Cortex5-R5 ב-R5 ב-Hyx.

(FLT:0) שיקולים של סודיות (FLT:1) מחזקים את המקרה. FPGAs תומך הצפנה ואימות bitstream, שורש חומרה של אמון, בידוד פיזי של רכיבי עיבוד, קריטי להגנה, רפואי ויישומים פיננסיים.היכולת ליישם מאיצים קריפטוגרפיים מותאם אישית לצד AI בהקצות מבטיח הגנה על נתונים מקצה לקצה ללא ביצוע קנסות.

FPGA פיתוח פרויקטים עבור AI ו- Deep Learning

לוחות פיתוח משתנים באופן נרחב ביכולת סיליקון, זיכרון, ויישום המיועד.הפלטפורמות הבאות מייצגות את המצב הנוכחי של האמנות, המשתרעות עלות-תועלת נקודות כניסה יעילות עבור כוונון לחומרה ברמת הארגון מוכן לפרריסה במרכזי נתונים.כל לוח מוערך עבור עומסי עבודה שונים של AI, מ- זעירהML בקצה ועד למרכז נתונים גבוה בהקצאתו.

Xilinx Zynq UltraScale+ MPSoC הערכה Kits

משפחת Xilinx Zynq UltraScale+ MPSoC היא תקן הזהב עבור AI מוטבעת ב-Financiated דירקטוריון כגון:0ZCU104FLT 1 ו-FLT:2ZCU106s למרות ההרחבה של DV3, משלבת מערכת עיבוד של דואר אלקטרוני אידיאלי של תאי זיכרון BRIC2, כולל זיכרון RAM 2106C2C1, כולל זיכרון RAM 2106C2C1, כולל זיכרון RAM של תאים.

מערכת האקולוגית לפיתוח היא נכס קריטי. Xilinx'sFLT:0 (Vitis AIFIRSP) מספק זרימת עבודה מלאה: מעצבים יכולים להכשיר מודלים ב TensorFlow או PyTorch, לכמת אותם ל- INT8, ולהפיק אותם לתוך זרם הדרכה מותאם אישית עבור יחידת עיבוד עמוק (DPU) הליבה פועל ב- FPGA בנוי מעל 3 לינוקס פונקציות מתקדמות עם תמיכה של X.

Intel FPGA Development Kits ו- DevCloud

אינטל מציעה תיק רחב תחת ה-Alix, Stratix 10, ו-Arria 10 משפחות, כל אחת מהן מלווה ערכות פיתוח חזקות.FLT:0.Intel FPGA DevCloudearFLT:1 מספקת דרך אפס-עלות להתחיל: מהנדסים יכולים לגשת לשרתי FPGA מרחוק באמצעות דפדפן, ניסיון עם עיצוב Quartus Prime Flow, והפעלה באמצעות AIGA מבצעת שימוש בכלי רכש חשוב במיוחד.

עבור חומרה פיזית, Arria 10 GX FPGA Kit מספק עד 1,150K אלמנטים לוגיים, חסימת CSP הצף חזק, וזיכרון גבוה פסילי (HBM2) בחלק מהתצורה, המאפשר ביצוע של רשתות גדולות ומודלים של יישומים מורכבים להגדיר את ה-APG של פיתוח NX, שפותח במיוחד עבור AI, משלב מערך של עשרות AIor ביצועים גמישים של מערכות ענן בגודל של 10F8.

Xilinx Alveo U250 Data Center Accelerator Card

עבור תצורת AI בקנה מידה ענן ומודל המשרת, ה- +FLT:0Xilinx Alveo U250FLT 1 הוא מחשב מלא, כרטיס PCIe באורך מלא המיועד לפריסת השרתים.זה לארוז אמצעי זיהוי ויראלי של CDC עם 1.3 מיליון תאים לוגיים, 4 GBM2 זיכרון מספק GB עד 460 GB / רוחב פס כפול, כגון סטרימינג וידאו CDR.

טרה-נו

ה- HDMI:0 ,Terasic DE10-NanoveFLT 1 מביא את AI מבוסס כרטיס ה-FPGA בתוך מנת להגיע לתלמידים, לתחביבים וחוקרים על תקציב הדוק.בבסיסו הוא Intel Cyclo V SoC עם מעבד כפול של Bla-core Arm Cortex-A9 פועל ב-800Hz. בעוד ה-FPGA אלמנטים לוגיקה, 112D) הוא מצופה מ-Net2C עם קיבולת של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה באופן מלא של מערכת ההפעלה של מערכת ההפעלה CVer.

חבילת AI FPGA של אינטל ו-Free Intel Quartus Prime Lite Edition תומך בקיקלון V, כך מפתחים יכולים לעקוב אחר אותה רמת סינתזה ברמה גבוהה (HLS) זרימה כמו עם מכשירים גדולים יותר. Open-source Community, כגון De10-Nano Def10-Nano AI עיצובים ו- TensorFlow Lite Port, עוד יותר תחת מחסום מחיר נמוך מ מאתיים דולר, כולל רזולוציה מתאימה של מצלמות אבטחה ו-HDV.

וידאו: Digilent Nexys

מיועד על ידי Digilent, FPGA:0 â € ¢ וידאו וידאו וידאו וידאו ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ ¢ רזולוציה של 5 רזולוציה וידאו ¢ ¢ ¢ ¢ ¢ ¢ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

שיליןקס KRA26 System-on-Module

עבור הגשרים המהירים של Prototyping והפקה ב- Ethernet, ה-HDFLT:0 (Xilinx Kria K26, SOMFLT:1) מציע חבילה משכנעת המבוססת על Zynq UltraScale+SoC, K26 משלבת צוותים 256K3K לוגיקה, 1,40 DSPRA קובצי C, 4 של DDR4 ו- 512 של QSPI ל-682 ל-F2, כדי לספק תמונות יעילות עבור MacI ל-F2.

Intel Agilex 7 FPGA Development Kit

Intel's FPFLT:0)Agilex 7 FPGA Development Kiteur KitFLT 1 מייצג את הדור הבא של Intel FPGAs, שנבנה על 10 nm SuperFin תהליך.It כולל AIed עשרות בלוקים ממוקדים, משולב PCIe Gen5 עם עד x16 נתיבי עבודה ישירות, ועד 600G IP תומך במספר רב של 100G 400Gs.

Xilinx Versal AI Core סדרת

(FLT:0) Xilinx Versal AI CoreirFLT 1 סדרה מייצגת שינוי פרדיגמטי של מחשוב מותאם ו- CGscale משלבים את AI Engines - צילומי של מעבדי וקטורים VLIW שעוצבו במיוחד עבור למידת מכונה - לצד שבבים כפולים של AIF2 ו- AI-R5FTM, יכולות להיות סימולציה של 1001.

כיצד לבחור את ה-FPGA הנכון עבור עומס העבודה של AI

מעבר למפרטים גולמיים, הלוח הטוב ביותר תלוי היכן הפרויקט שלך נופל על הרצף מניסויים מוקדמים לפריסת הייצור. להעריך כל מועמד לאורך הממדים האלה:

  • (FLT:0) יכולת ודיוק: קיבולת ודיוק: מספר פרוסות DSP ואת היכולת של הבד לתמוך בסוגי נתונים מדויקים (INT8, INT4, בינארי) לקבוע ישירות את דרך הסימון של רשת עצבית הקצוב. עבור מודלים גדולים כגון YOLOv8 או ⁇ , לחפש לוחות עם אריחי AI קשים (Valers, AI, 7) יכול לעתים קרובות לשקול רמות תמיכה דחוסות.
  • (FLT:0) מזכר רוחב פס וקיבולת: מודלים של AI דורשים גישה מהירה למשקל ולמפות תכונה ביניים. HBM2 או DDR4 עם אוטובוסים רחבים ממזערים את היקף הזיכרון על הסיפון: לפחות 512 MB עבור רשתות קצה קטנות, 4 GB או יותר עבור מודלים חזון מורכבים.
  • (FLT:0)I / O וקישוריות: FLT:1ir לשקול כיצד הנתונים ייכנסו למערכת.האם אתה צריך ממשקי מצלמה MIPI, Gigabit Ethernet, PCIe Gen3 x8, או 10/25G רשתות עם FMC או FMC + מחברים מאפשרים ליזה תשעתפי, בעוד קוד וידאו משולב הם בלתי חוקיים עבור יישומים חיישנים, או ®LVS עשוי לשקול קישורים אופציונליים.
  • (FLT:0) מערכת אקולוגית וכלי AI: ההרחבה של ערימה התוכנה קובעת לעתים קרובות מהירות הפרויקט. Xilinx Vitis AI מספקת זרימת כפתורים עבור מודלים רבים, בעוד AI Suite ו- OpenVINO מציעים אופטימיזציה חזקים עבור חזון ו- NLP. לבדוק אם המסגרת המועדפת שלך (TensorFlow, Pyrch, ONNX) היא שפת האם קיים מוקדם של שעות למידה (Clay) אורכת מוקדם יותר מאשר כלי רכב לפני זמן קצר (L) אם יש צורך ב-RLS) כדי להפחית את האפשרות לספק תכונות למידה לפני זמן קצר לפני זמן קצר לפני זמן קצר לפני זמן קצר לפני זמן.
  • (FLT:0) קומוניקטיבי ותיעוד: 1FLT פורומים פעילים, עיצובי התייחסות מפורטים, והערות יישום רשמי יכולים לחסוך שבועות של דירקטוריון כמו ZCU104 ו- De10-Nano יש קהילות גדולות שבהן מהנדסים חולקים פרויקטים המכסים הכל מזיהוי פנים אל מול זיהוי לוחיות כדי לאפשר זיהוי הצלחות של נהגים קוד פתוח, חבילות תמיכה לוח (BSPs), ודוגמה עיצובים שמתאימים להגדרה שלך.
  • (FLT:0) גורם ומעטפה כוח: FLT:1) כרטיס מאיץ מרכז נתונים כמו Alveo U250 מניח 75 W או גבוה יותר TDP ולוחות שרת חייב לפעול בתוך כמה וואטs.להבטיח את מצב העיצוב התרמי של הלוח שלך מתאים לסביבה.
  • (FLT:0) Cost ו-Cropability:FLT:1 מאזן את העלות הראשונית של הלוח נגד העלות הכוללת של המערכת, כולל היקפים נדרשים, אספקת חשמל, קירור.עבור הייצור, לשקול SOMs או מוצרים ברמת מודול שניתן לשלב לתוך לוחות מובילים מותאם אישית מבלי לעצב מחדש את כוח FPGA מורכב ופריסת זיכרון.

הבנת ה-AI Toolchain עבור FPGAs

The software stack for FPGA-based AI has matured significantly, but understanding its components is essential for efficient development. The modern AIToolchain עבור FPGAs מורכבת ממספר שכבות המורכבות של חומרה מופשטת תוך שמירה על ביצועים.

(FLT:0) אימון ו-FileizationFLT:1hil הוא השלב הראשון.מודלים מאומן במסגרות כמו TensorFlow או PyTorch באמצעות דיוק צף (FP32), המודל המאומנים לאחר מכן עובר קוונטיזציה כדי להפחית את הדיוק - באופן זמני ל- INT8 - שימוש בנתונים של קיטורציה אוטומטית (התהליך הקוונטי יכול להיות לאחר אימון קוונטי (הגדרה) רק עבור דיוק גבוה יותר (דלקת שתן) או הדמיה).

(FLT:0) Hardware-aware איסוף אוסף של DSP פרוסה:1) ממפות את המודל הקוונטי לאדריכלות היעד FPGA.זה כרוך חלוקת המודל לפעולות שממפה לפריצות DSP, לחסום RAM, וחופים מנוע AI.הפיצר חל אופטימיזציה כגון לולאה, צינורות וזיכרון מחלחלים למקסימום באמצעות קידוד ה- AIR.

(FLT:0) אינטגרציה של זמן אינטגרציה FLT:1 ; מחבר את מאיץ היישום. עבור SoC FPGAs, זה כרוך לטעון את bitstream, ראשונית של DPU, וניהול העברות נתונים בין המעבד ו FPGA העברות. Xilinx מספק את ספריית XRT לרוץ זמן עם C++ ו- Python, בעוד אינטל מציעה את OpenCLtime או אחדAPI מופעלת על ידי טיפול דינמי.

אתגרים ופתרונות משותפים בפיתוח AIFPGA

למרות היתרונות, פיתוח AI מבוסס FPGA מציג מכשולים ייחודיים.הבנת האתגרים הללו ופתרונותיהם יכולים לקצר באופן משמעותי את מחזור הפיתוח.

(FLT:0) ניצול משאבים והחלפת תזמון.FLT:1 מורכב AI מאיצים לצרוך משאבים לוגיים משמעותיים, המוביל לצמצום התכת הכפלת ועיכובים תזמון. השתמש בריצוף ועיצוב החל לבודד נתיבים קריטיים.חשב באמצעות בלוקים AI קשים כאשר זמין עבור שכבות מכוונות compute-intensive. for designs, לשבור את accelerator לתוך מספר רב של IPs ולהשתמש בקטלוג גבוה יותר (AX) כדי לקטלוג עמוק לפני שימוש בקטלוג עמוק לתוך צינורות.

(FLT:0) מגבלות רוחב פס מזכרים.FLT:1 גם עם HBM2, רוחב פס זיכרון יכול להיות צוואר בקבוק עבור מודלים כבד משקל-כבדים. Apply טכניקות שימוש בנתונים כגון tiling, קוהרינג, ו caching משקל כדי למזער את הגישה של שבב למטה-chip. השתמש ב- RAM עבור לעתים קרובות גישה משקולות במודלים קטנים.

(FLT:0) לבשלות ולהתאמה.I.R.E.R.A.E.M.I.E. .E. .E. .E.R.I.I. .E. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

(FLT:0) הטמעת אינטראקציה חומרה-תוכנות.BuildFLT:1 בעיות כגון DMA descriptors שגוי, קווי cachecache, או הפרעה תצורה לא נכונה יכול להיות זמן-consuming כדי לפתור. השתמש מנתחים לוגיים משולבים (ILA/VIO) כדי ללכוד אותות פנימיים במהלך הסימון של X או Open או ל-CL.

(FLT:0Model Porting and דיוק השימור.FIRLT:1) המרת מודלים ממסגרות מבוזרות GPU-optimized פורמטים FPGA לא תואמים יכול להציג טיפות דיוק.יישם צינור אימות קפדני המשווה את תוצאות FPGA נגד בסיס תוכנה באמצעות מערכת בדיקות קידוד מוחזקת.לתשומת לב להבדלים מספריים שהוצגו על ידי הקוונטים, מצבי עגול, וסימולציות לאחור, כדי לבחון אסטרטגיות מדויקות יותר.

FPGA לעומת GPU לעומת ASIC: הפיכת Architectural Trade-Off

FPGAs אינם קיימים בוואקום.עבור הכשרה מודלים בקנה מידה גדול, GPUs להישאר עבודת הכפייה בשל מערכת אקולוגית CUDA הבוגרת שלהם ונקודת צף עצומה דרךput. עם זאת, עבור ההפרעה - במיוחד בקצה וביישומים דמויי שקיפות -FPGAs מציעים חלופה משכנעת, בהשוואה להשקעות AI (Google TPU, Hab Ga), PrepAS מספק מודל חדש של יעילות מהירה של מערכת ההפעלה שלך, אך במהירות, אך מספק עדכון מהיר של AI.

כאשר השוואת יעילות כוח, FPGAs לעתים קרובות outperform GPUs ביצועים הניתוק ב וואט בגדלים אצווה נמוך, אשר אופייני עבור יישומים בזמן אמת. GPUs הם יעילים ביותר בעת עיבוד גדלים אצווה גדול במקביל, אבל תרחישים קצה דורשים חד תזמון חד תזמון חד תזמון בקנה מידה עם מזערית קיבולת מוגבלת - תחום שבו FPGAs לשגשג.

אבטחה היא מימד נוסף שבו FPGAs מצטיין.היכולת ליישם בידוד ברמת חומרה בין רכיבי עיבוד, להצפין את bitstream, ואכיפת סביבות ביצוע מהימן הופכת את FPGAs מתאים להגנה, פיננסים, ויישומים רפואיים שבהם שלמות נתונים וסודיות הם רב-חשיבות. GPUs ו ASICs בדרך כלל מציעים פחות שליטה גרפית על הרשאות גישה וזרימת נתונים.

יישום אמיתי-עולם: היכן FPGA AI Boards Excel

הבנת כיצד לוחות אלה מבצעים פריסות בפועל מסייע להבהיר את קריטריונים הבחירה.ברובים ניידים אוטונומיים (AMRs) בשימוש במחסנים, Zynq UltraScale+ MPSoC מטפל היתוך של חיישן LiDAR, מצלמות, יחידות מדידה אינפורמטיבית תוך הפעלת גילוי בזמן אמת ב 30 מסגרות לשנייה.

בטלקומוניקציה, Intel Agilex 7 הוא פרוס בתחנות בסיס 5G שבו הוא מבצע אופטימיזציה ודירוג ערוצים באמצעות מודלים AI להסתגל לשינוי תנאי אות בזמן אמת. ⁇ 7 של מחסנים קשיחים של עשרות וזיכרון גבוה פסנד מאפשר עיבוד זה בתוך מודלים נוקשים הנדרש על ידי 5G סטנדרטים תעשייתיים, כוחות DEx 7ic De10N במהירות נמוכה זיהוי נתונים סטנדרטיים של חשמל סטנדרטיים, כל אחד מהם, בדיקות כוח הפעלה של מנועי חשמל סטנדרטיות ברמה נמוכה של מנועי חשמל ניידים.

בקמעונאית חכמה, KRA K26 SOM מפעילה מערכות בדיקת AI המופעלות על ידי AI אשר עוקבות פריטים בזמן אמת באמצעות מספר זרמי מצלמה.היכולת של KRA לעדכן bitstreams מרחוק מאפשר קמעונאים לפרוס מודלים חדשים של זיהוי ללא שינויים בחומרה.בחקלאות, תהליכי Nexys וידאו להורדת תמונות עבור ניתוח בריאות היבול, באמצעות ייצור Artix-7 עבור עיבוד וידאו בזמן אמת ו סיווג בסכום ענן, כדי להפחית את הדוגמאות ספציפיות של אבטחה, כדי להציג את האפשרות של נתונים, כדי להציג את האפשרות של שימוש בדוגמאות אבטחה, כלומר, כדי להציג את האפשרות של ניתוח נתונים, כלומר, כדי להציג את האפשרות של ניתוח נתונים, כדי להציג את האפשרות של קיבולת לוח זמנים נכון, כדי להפחתת כמות הפחתת כמות הפחתת כמות הפחתת צריכת חשמל, כדי לבצע אופטימיזציה של שימוש בדוגמה, על ידי שימוש בדוגמה, על ידי שימוש בדוגמה של לוח זמנים נכון של לוח זמנים נכון של לוח זמנים, כדי לבצע אופטימיזציה, על גבי לוח זמנים נכון של לוח זמנים, כדי לבצע אופטימיזציה של לוח זמנים, כדי לדגימה, כדי לדגימה, על ידי שימוש בדוגמה, על גבי לוח זמנים, על ידי שימוש בדוגמה של לוח זמנים, כדי לדגימה על גבי לוח זמנים נכון של לוח זמנים נכון

הדרך Ahead: Fitive Computing ו- AI-Centric FPGA אדריכלות

תעשיית ה-FPGA נעה מעבר לדפוסים מבוססי LUT.S. .S. Versal ACAP משלבת מכשירים AI Engines - צילומי מעבדי וקטור VLIW המיועדים במיוחד ללמידה מכונה - מעבדים מדרגים של קשקשים, לוגיקה בתכננות, וזיכרון גבוה בפסיבי על שבב יחיד.

מאחר שפלטפורמות אלה בוגרות, לוחות הפיתוח יציעו ביצועים בלתי ניתנים להשגה בעבר ללמידה עמוקה.ערימות התוכנה ימשיכו לפשט, עם מסגרות כמו TensorFlow Lite עבור Microcontrollers ו- Apache TVM מיקוד FPGAs ישירות. TVM, בפרט, מציעות זרימת איסוף מאובחנת-מוכר שיכולה לכוון בחזרה FPGA, פוטנציאל להפחית מנעולים-in התוצאה תהיה דור חדש של מערכות AI, כמו רכיבי איסוף מאובטחים, כמו גם רכיבי AI.

אנו רואים גם תמיכה מוגברת של מעבדי הקוד הפתוח של RISC-V בתוך מרקים FPGA, המאפשרים מחסניות חומרה פתוחות לחלוטין.שלב עם התקדמות בהגדרה חלקית דינמית, ומערכות עתידיות ישחליף מאיצים AI מוכנים על זבוב, להסתגל לשינויים בעומס עבודה בזמן אמת.

מסקנה

בחירת לוח פיתוח FPGA עבור AI ולמידה עמוקה אינה החלטה בגודל אחד מתאים לכל. s Xilinx Zynq UltraScale + MPSoC ערכות לספק איזון מעולה של ביצועים ואינטגרציה מוטבע עבור יישומים קצה, בעוד ערכות של מעבד אל-Definx של אינטל פותחת את הדלת בקנה מידה ענן עם אפס השקעה עבור הערכה.

על ידי הערכה קפדנית של יכולת עיבוד, זיכרון, קישוריות, מערכת אקולוגית תוכנה, וקנה מידה, אתה יכול לבחור פלטפורמה המזרזת את עומס העבודה הספציפי שלך AI וקשקשים מהרעיון לפרוסת.המשול האמיתי הוא המערכת האקולוגית התוססת של כלים, ספריות וחדשנות המונעת הקהילה שממשיך לדחוף את הגבולות של מה FPGAs יכול להשיג בפרויקט של מכונות חכמות.