הביקוש הבלתי פוסק של נתונים גבוהים יותר באמצעות חישוב, תקשורת נמוכה יחסית, ומכשיר מסיבי קישוריות הציבה רשתות הדור החמישי (5G) כעמוד השדרה של תשתיות דיגיטליות מודרניות.בלב כל תחנת בסיס 5G, ציוד משתמש, ומכשיר קצה הוא מעבד אותות דיגיטלי מתוחכם (DSP) אשר הביצועים שלו הוא צמוד למיקרו-מעבד אשר מניע אותו.

התפקיד העיקרי של מיקרו-מעבדים ב-DSPs for Wireless

מעבדי אותות דיגיטליים הם מיקרו-ארכיטקטורה מיוחדת שנועדו לבצע אלגוריתמים לעיבוד אותות - תגובה אימפולסית פיננסית (FIR) מסננים, מהיר ארבעהייה משנה (FFTs), השווה, תות ערוץ ותיקון שגיאות - במהירות גבוהה ועם תזמון דינמית יותר.המיקרו-מעבד בתוך DSP לתזדור פעולות אלה, ניהול הוראה, נתונים, גישה וזיכרון בהקשר של 5Gmple זמן, 2.

בניגוד CPU למטרות כלליות, אשר מקדם חיזוי ענף וביצוע מחוץ לזמין כדי לשפר ביצועים חד-פעמיים, מעבד DSP מדגיש חיזוי רב-תכליתי (MAC) באמצעות חישוב, לולאה נמוכה מעל הראש, ואת התמיכה לולאה חומרה.זה לעתים קרובות תכונות אדריכלות הרווארד עם הוראה נפרדת וזיכרון, מספר בנקים זיכרון כדי לאפשר גישה בו זמנית, ודור ייעודי כדי להפחית את התכונות נקודה מעל פני 5Digital) כגון עיבוד מרובים של חומרים אלה.

מדוע מיקרו-מעבדים DSP ניתנים להתאמה עבור 5G

5G New Radio (NR) מפרט מגדיר שכבה פיזית כי הוא הרבה יותר מורכב מ 4G LTE. Numerology גמישות, subcarrier subcarrier ספיגה, דינמי זמן פיסול דרישות מחמירות על צינורות העיבוד. תחנת בסיס 5G עשוי להיות צריך לעבד 64 או יותר זרמי אנטנה במקביל (מיסיביות), כל אחד עם דרישות הדבקה ערוץ שלה עצמו ומדורג 'מתאים' יותר ל-DLCIMSDLCTert יותר ל-RIRECT טקטיקות נוספות (מחדש) כדי להציג את ההפרעות מתקדמות יותר (DLC) ללא מקבילות יותר ל-DLCDLCDERVERVERIERIERSERIERIERS) יותר ל-DERR) יותר ל-DERR.

בציוד משתמש, יעילות כוח היא רבת ערך.טלפון חכם DSP חייב לעבד אותות 5G תוך ניתוק רק כמה מאות מילימטרים.אדריכלות של המיקרו-מעבד - בתכנון עיצוב, עומק צינורות, עומק, גלי שעון והיררכיה זיכרון - קובע באופן ישיר את האנרגיה למבצע.לכן, הבחירה של מיקרו-מעבד הליבה ב DSP היא קריטית הנדסה מסחר בין ביצועים על פני השטח השני על האזור השני.

חידושים אדריכליים ב-5G DSP Microprocessors

כדי לענות על הדרישות המנוגדות של ביצועים, גמישות ויעילות, ספקים למחצה פיתחו כמה חידושים אדריכליים.אלה הולכים מעבר לקומת יחיד קלאסי, DSP קבוע-נקודה קבועה כדי לשלב עיצובים רב-core רב-core, מאיצים חומרה, ורחבות מתקדמות של מערכת ההוראה.

VLIW ו- SIMD: The Workhorses of Parallel Processing

אדריכלות הדרכה ארוכה מאוד (VLIW) שולטת במיקרו-מעבדים מודרניים של DSP עבור 5G. ב VLIW, המאגד לוחות זמנים מרובים (למשל, להכפיל, להוסיף, לטעון, לאחסן) לתוך מילת הוראה ארוכה אחת, ומאפשר מספר יחידות פונקציונליות לבצע בו זמנית ללא ראש של מערכות תזמון דינמיות (לדוגמה, NXP Semiconductors יש כבר מועסקים זמן רב של מחזור VLIG2 של 5GLIG2 עבור פעילויות C.

השלמת VLIW היא הוראה יחידה, עיבוד נתונים מרובים (SIMD) מאפשר המיקרומעבד ליישם את אותו פעולה אופטימיזציה לאלמנטים נתונים מרובים - לדוגמה, ביצוע 16 כפליים מקבילים על נתונים קבוע 16 סיביות. אלגוריתמים 5G הם חד-משמעיים: beamforming coefficients, ערוץ matrics, ו FFTflies כל היתרונות של SIMD מודרני.

השילוב של VLIW ו- SIMD מניב מיקרו-מעבד שיכול לקיים חלק גבוה מהביצועים התיאורטיים שלו על הקרנלים לעיבוד אותות אמיתיים, הימנעות ממחזורי ה-idlele המכים CPUs כאשר זרימת הבקרה צפויה. עם זאת, המדור חייב להיות חכם במיוחד לארוז פעולות ביעילות; זה הוביל השקעה משמעותית ב-Retargetable Toolchains ו-Resssss-Resources כמו קוד DV.

Multi-Core ו-Heterogeneous Computing

לא הליבה מיקרו-מעבד יחיד יכול לכסות ביעילות את כל השלבים של עיבוד 5G. Baseband בדרך כלל מחולק לתוך מטוס בקרה (slower, שליטה מוכווני) ומטוס נתונים (מהירות גבוהה, הזרמת) כדי לענות על זה, עיצובים מובילים מעסיקים ארכיטקטורות heterogeneous multi-core ארכיטקטורות.לדוגמה, Qualcomm's Snapdragon X60 ו X65ms משלבים מספר רב-DSP (כגון פונקציות ליבה) ייעודיות של Qual-Axside) כמו Cores) ו-Axside (Axside) ו-Axide) כמו פונקציות ליבה של Qual) כמו Coreer) ו-Axside) כמו Coreer (Axside) ו-Axide 4.

עבור ציוד תשתיות, המגמה היא עבור רבים-core DSP אשכולs. NXP שכבת ספקטרום, למשל, משלב את הליבה יישום Arm Cortex-A72 עם ליבות DSP מרובות-הנקראים (למשל, SC3900FP) כדי לטפל בערימה של פרוטוקולים ושכבה פיזית. FPGAs משיינקס (כיום AMD) ו-Altraa (Intel) גם הטמיעו את ה-Dexicowesdowes ל-Dexating את ה-Dexicials ו-Dexicials: 20, כולל יחידות מיקרו-DPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUS, ו-DPUED, ו-DPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPUDPU עבור , ו-CDC, ו-DPUDPUDPUDPUDPU של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה, ו-

זיכרון Hierarchy ו-Data Movement

5G DSP מעבדים מציבים דרישות קיצוניות על רוחב פס זיכרון.A 64-antenna 100 MHz נושאת עם 30 kHz subcarrier ספיגה יכול לייצר כמה ג'יגה-בייט בשנית של דגימות פסים מסורתיים הם בלתי יעילים כי גישה לעיבוד אותות לעתים קרובות זורם ללא טיפול זיכרון זמני (DPS) כולל מעבדי זיכרון מרכזיים של 3D-Tams) עם זיכרון פנימי עם זיכרון פנימי של זיכרון פנימי של 3Dx1, כולל מעבדים ראשי (D) עם זיכרון פנימי של זיכרון פנימי עם זיכרון פנימי של זיכרון פנימי של זיכרון פנימי עם מעבדים).

פרדוקס ביצועים חשובים ומדדם

הערכת התאמתו של מעבד DSP עבור 5G כוללת מספר מדדים מעבר למהירות שעון גולמי.החשוב ביותר הם רב-הרץ דו-חמצני, אלגוריתם , ניכוי כוח, ויעילות האזור (שיתופי פעולה ל- mm2) , מדדים סטנדרטיים כגון BDTI DSPR , 000 ⁇ פחות או EEMBC Core-N עבור סיוע עצבי 120, לדוגמה, c-D-D-R-upitgate פחות מ-R.

המונחים: low-Latency design Measureations

5G לכפות יעד של שקיפות של מטוס המשתמש של 1 מ"מ עבור תקשורת אולטרה-סבירה נמוכה (URLLC) זה כוחות DSP מיקרומעבדטור כדי למזער את הכדאיות להפריע, לשמור על זמן ביצוע דטרמיוני, ולתמוך לולאה ללא תשלום עבור מחזורי DSPH פחות מ-pH.com רבים מציעים מנגנון microp-over-head: המעבד יכול לבצע רצף מוקדם של בדיקות הסרת כוח, כולל של 3 ליטרים, בנוסף, כולל, כולל, כולל, כולל, כולל של עיבוד של מחזורי תיבות של עיבוד של עיבוד של עיבוד של עיבוד של עיבוד של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של קיבולת של 3.

אנרגיה יעילה וניהול

יעילות האנרגיה היא הצטברות עיצוב יתר עבור ציוד משתמשים DSPs. תעשיית הניידת התאחדה על פיקוג'אול-per-MAC (pJ/MAC) מספר של ערך.מודרני 5G DSPמעבדים להשיג קרוב 1 pJ / MAC על גבי 5nm או 3 nmFET תהליכים, הודות למתח אגרסיבי, דק-gomed שעון, ומאפשרת לחץ נמוך של לחץ אווירי של 5D (D) על גבי מעבדים של לחץ מיידי על גבי 5D לחץ אווירי לחץ אווירי לחץ על גבי 5DVid על גבי מעבדים סטנדרטי על גבי דינמית, כולל לחץ מיידי על גבי קיבולת הפעלה של מהירות הפעלה של מהירות הפעלה של מערכת ההפעלה של מערכת ההפעלה של מהירות הפעלה של 5.

עבור תשתיות, שבו פיזור חום הוא פחות מאופק, את המקדחות ליעילות האזורית. יחידות בסיס MIMO מסיבי דורש מאות ליבות DSP על שבב יחיד או שבבים מרובים.היכולת לשלב מיקרומעבדים DSP לצד זיכרון ו מאיץ'יקט על אותו מת - באמצעות אריזה מתקדמת כמו 3D ערימה או טכנולוגיית interposer - מחנכים בין כוח ועוצמה של 12V, כמו מעבדים היברידית, כגון ערימה של מחסנית של מחסנית של מחסנים, ו-iV, שימוש במעבדים של מחסנית של מחסנית של מחסנית של מחסנית של מחסנית של מחסנים, ו-V, כלומר, כלומר, מעבדים, מעבדים של מחסנית של מחסנית של מחסנים של 2D, ו-V, ו-V, שימוש במעבדים, שימוש במעבדים של מחסנית של מחסנים של מחסנים מתקדמים כמו מחסנית של 2D.

שילוב של AI ו- Machine Learning

3GPP שחררה 18 ומעבר להצגת תמיכה ב-AI/ML ישירות לסטנדרט הממשק של ממשק האוויר 5G.DSP מיקרומעבדים חייבים עכשיו להתאים מודלים ברשת עצבית למשימות כגון מידע מצב ערוצים (CSI) דחיסה אוטומטית, סיווג מודולציה מודולציה אוטומטית, ו- beam Management.DSPD. זה דורש שינוי מ- mSPDS בלבד כדי לתמוך בנקודת מפנה (ply BF16 או FP) ו-F16) ב-DLCT.

מגמה מתפתחת היא "מחשוב פנימי" שבו המיקרומעבד DSP משתמש באדריכלות עיבוד-in-memory (PIM) כדי להפחית את תנועת הנתונים.זיכרון HBM-PIM של סמסונג משלב יחידות עיבוד לתוך שכבת הזיכרון, ומאפשרת למוצרי מריצה-בקטור להיות מלוכדים ישירות היכן הנתונים שוכנים.זה יכול לקצץ את האנרגיה של רשת עצבית ב- 5GID בהשוואה למיקרו-XPGPU מתקדם, ככל הנראה, כך ש- ASGPU ימשיך ל-FIX להמשיך את ההתקדמות בין אם הוא מתקדם ל-S.

מעבר ל-5G: 6G, mmWave, ו-Tahertz

מפת הדרכים עבור רשתות הדור הבא (6G, הצפוי סביב 2030) חזה תדרי טרחרץ (THz), אורכי גל תת-מילימטר, ושיעורי נתונים מעל 100 Gbps. המיקרו-מעבד ב DSP יתמודדו עם שערי דגימה חסרי תקדים (>100 GS /s) ופסיבי רוחב פס (>10 GHz).

כדי לעמוד במטרות אלה, מיקרו-מעבדים DSP מתעוררים מתוכננים עם מחשוב ליד-הרס (NTC) לפעול במתחים אולטרה-נמוך תוך ניצול מקבילות. אבטיפוסי מחקר ממרכז המחקר האלחוטי של ברקלי הוכיחו אשכול DSP בעל 16-core המסוגל ל-1 TOPS ב-0.5 V באמצעות טכנולוגיית NIM.בנוסף, מעבדים וקטורים הניתנים לשינוי דינמי של הנתונים שלהם (לדוגמה, הם זקוקים ל- 10-Ficrep) ל-Texation גבוה ל-T.2, כדי להתאים את ה-T.2 ל-T.2 ל-Texrepreprem-T.com.com.com.com.com.

אתגרים במיקרו-מעבדים סקרים עבור 6G

אתגר גדול אחד הוא קיר הזיכרון: הפער בין מהירות המעבד ורוחב הפס זיכרון מחמיר עם כל צומת מתכווץ. בעוד 3D-stacked HBM מציע רוחב פס גבוה (עד 2 TB / s לערימה), הגמישות שלו (עשרות מרכזי ננו השניות) עשוי לא לספק רק סמלים של DV-coded כי רק כמה ננומטרים הם חקר קרוב מחשוב ספקטרום דינמי ו- 2 ריבועים מתקדמים של זיכרון CSPS.

האבטחה הופכת גם לדאגה.כפי שמיקרו-מעבדים DSP הם ניתנים לתוכנה, הם פגיעים להתקפות ערוצים שיכולים להדליף מפתחות עבור תעבורת 5G/6G מוצפנת.התעשייה מגיבה על ידי שילוב מאיצים קריפטוגרפיים ישירות לתוך אשכול המיקרו-מעבד, באמצעות בידוד חומרה (למשל, TrustZone for Cortex-R) ותפקודים לא-clonable פיזית (F) למפתח אחסון מאובטח ומאובטח.

מסקנה

מיקרומעבדים במעבדי אותות דיגיטליים הם המנועים השקטים המניעים את המהפכה האלחוטית.מ ליבת VLIW-and-SIMD כי כוח היום 5G תחנות בסיס וסמארטפונים למנעד הקרוב, ארכיטקטורות AI-איות המיועדות ל-6G, יחידות מיקרו-מעבדות מיוחדות אלה ממשיכות לדחוף את המעטפה של ביצועים, יעילות וגמישות.