מבוא: המוח הנסתר של אחסון מודרני

בכל פעם שאתה שומר קובץ או מולף מערכת הפעלה, מיקרו-מעבד זעיר בתוך מכשיר האחסון שלך מתזמר את כל המבצע.בעוד רוב המשתמשים לתקן את היכולת לקרוא / לשכתב מהירות, הבקר - המופעל על ידי מעבד אחד או יותר - קובע ביצועים בעולם האמיתי, אמינות וסיבולה. בכוננים יציבים של מדינת אחסון (SSDs) וטכנולוגיות זיכרון מהירות, מעבדים אלה מטפלים כל דבר מתרגום לשגיאות, מהביצועים של נתונים לא-מהפכה, מהמתבצע את התקני אבטחה לא-מהפכה.

בניגוד ללולאות הקושחה הפשוטות של כונן דיסק קשיח מסורתי, מיקרו-מעבדים אחסון מודרני הם עיצובים מערכתיים מתוחכמות (SoC) עיצובים המתחרים CPUs נמוך במורכבות.הם מנהלים ערוצי מרובים של זיכרון פלאש NAND, לבצע אלגוריתמים בזמן אמת עבור ללבוש רמות איסוף ואשפה, וקשר עם מערכת מארחת באמצעות פרוטוקולים כגון NVMe, PCIe, ו- SATA דרישות אבטחה גבוהות יותר, עם מעבדי- AI- 2.

התפקיד המרכזי של מיקרו-מעבדים ב- SSDs

ב- SSD, המיקרו-מעבד פועל במוחו של הבקר, ביצוע קושחה השולט ישירות בזיכרון פלאש NAND.מעבד זה אחראי לכל הפעולות הקריטיות שמבדלות SSD מודרני ממערך זיכרון פשוט.ללא מיקרו-מעבד מסוגל, זיכרון פלאש יהיה איטי, אמין, ועדיף להיכשל מוקדם.

Flash Translation Layer (FTL)

המשימה הבסיסית ביותר היא ניהול שכבת הפלאש (FTL) זיכרון פלאש לא ניתן לכתוב באופן ישיר; יש למחוק אותו בלוקים גדולים לפני שניתן לכתוב נתונים חדשים.המיקרו-מעבד שומר על מיפוי כתובת לוגי-פיזי, לתרגם מערכת קבצים מארחת פקודות לפעילות פלאש ברמה נמוכה.מיפוי זה חייב להיות מעודכן באופן דינמי כמו נתונים נכתב, עבר, ומחק, תוך שמירה על החלמה בטוחה כוחית על אלגוריתמית לאלגוריתמים של אלגוריתמים של אלגוריתמים של אלגוריתמים.

Multi-Channel Data Management

SSDs ביצועים גבוהים מעסיקים ערוצי NAND מרובים הפועלים במקביל להגביר רוחב פס.המיקרו-מעבדים מסורקים נתונים מפוסקים על פני הערוצים האלה, להפיץ קורא וכותב כדי להימנע מצוואר בקבוק.זה גם מצליח אותות שבבים-אלקטרוניים, תורים פיקוד, ותזמון חוצה עשרות NAND מת. NAND מודרני בקרים - כמו פיסון E18 או סמסונג בעיצובים ביתיים - לרק עד שמונה ערוצים נשלטים על ידי כל אחד, הדורשים על ידי ניהול מרכזי, או מיקרוסקופים נשלטים כל אחד, כמו כל אחד מהם.

DRAM ו-Cache Hierarchy

רוב ה-SDS העליון כוללים מטמון DRAM לאחסון טבלאות מיפוי ולעתים קרובות גישה לנתונים. המיקרומעבד שולט ב- DRAMization, תזמון רענון, ובוררות בין להיטי שפיפונים ומפספסים. זה גם מיישם מדיניות של קליגה-גיבוי כי עמידות למהירויות, ומבטיח שנתוני cachele-pache מוחלפים בטוח במהלך אובדן כוח בלתי צפוי באמצעות חומרי גלם ייעודי.

פונקציות מפתח של Microprocessors בתקני אחסון נתונים

מעבר לניהול פלאש בסיסי, המיקרו-מעבד במכשיר אחסון מבצע מספר פונקציות קריטיות משימה המגדירות ביצועים, אמינות וארוכות.

תיקון שגיאות וגידול נתונים

זיכרון פלאש NAND הוא בלתי אמין; שגיאות מעטות להגדיל כמו צומת תהליכים ותאים ללבוש. מיקרומעבדים מודרניים ליישם קודים תיקון שגיאות חזק (ECC) כגון נמוך-Density Parity-Check (LDPC) ו BCH (Bose-Chaudhuri-Hocquenghem) אלגוריתמים אלה דורשים חישוב משמעותי באמצעות חישובים מרובים עבור חישוב שני של תסמונת חישוב ו- BAID עדיין טיפול ב-RCC-Rupal-R.

לדוגמה, ה- 1 (FLT:0 â ¢ מפרט של â ¢ ¢ ⁇ ) מגדיר הגנה על נתונים מקצה לקצה, ודחף הצרכנים להשיג עכשיו שיעור שגיאה לא מתוקנת (UBER) של 1e-15 או טוב יותר.זה אפשרי רק כי מיקרומעבדים יכולים להתאים את כוח תיקון השגיאה בהתבסס על ללבוש זיכרון, טמפרטורה, שעות הפעלה.

ללבוש רמה וניהול סיום

כל תא NAND יכול לשאת רק מספר סופי של מחזורי תכנית-ראז - באופן קטי 500 עד 100,000 בהתאם לסוג התא (SLC, MLC, TLC, QLC, QLC) המיקרו-מעבדים מחקים כל הזמן ספירות עבור כל בלוקים ומיישמים אלגוריתמים מפלסימים המחולקים את הכתיבה אפילו על פני המכשיר כולו. דינמי ללבוש נתונים קרים לבלוקים ישנים יותר והנתונים החמים לצעירים, תוך כדי ללבוש בהדרגה ביצועים קבועים כדי הפעלתיים, כדי לבלוקים, כאשר הם מאפשרים לבלוקים מורכבים יותר ויותר לבלוקים מורכבים לבלוקים מורכבים כדי לרקמות קבועות כדי שימוש חוזר לרקמות מורכבות, רק כדי לבלוקים אלה.

כוננים מתקדמים כוללים גם ניתוח כישלונות חיזוי: מדדי מיקרו-מעבד כמו ספירת למחוק, זמן התוכנית עלייה, ומעט שגיאות skew, ולאחר מכן להתאים הקצאת בלוקים והנתונים הגירה באופן פרואקטיבי.FLT:0Micron של תיעוד SSDs SSDs FLT:1 מדגיש כיצד בקרים להאריך את תוחלת החיים של המוצר עד 20–40% באמצעות רמה חכמה בלבד.

אוסף Garbage ו- TRIM

כאשר קובץ נמחק על ידי מערכת ההפעלה, SSD לא מיד למחוק את בלוקים מקבילים.מיקרומעבד חייב מאוחר יותר לאחד נתונים תקפים מ בלוקים מלאים חלקית, למחוק את בלוקים חופשיים, ולהפוך אותם מוכנים לכותב חדש - תהליך הנקרא איסוף אשפה.ללא איסוף אשפה יעיל, לכתוב הדגימה (exwriting toמחק) מרוקטים, צמצום המהירות והסוללה של המיקרו-מעבד משתמש ניתוח עבודה אמיתי כדי לטפל בבלוק רוחב פסטה, אשר אינו מספק יותר, אשר מאפשר גם את התחזוקה של זמן אחסון (retretretretretice) כדי למנוע את ה-TR, אשר מאפשר למחוק את ה-TRTretretretomretretreticetretretretretretretretretretretretretretretretretretretretretreticeticeticetretial, אשר מאפשר למחוק את ה-Tretretretretretial Analysis for Secure לאחר מכן, אשר מאפשר למחוק את רכיבי אחסון, אשר מאפשר למחוק את רכיבי לוחמת, אשר מאפשר למחוק את רכיבי לוחמת אבטחה, אשר מאפשר למחוק את ה-Tre

פרוטוקולי תקשורת מארחים

המיקרומעבד מיישם את ערימה פרוטוקול המלא של ממשק - בין אם SATA, SAS, או NVMe על PCIe. עבור NVMe, זה כולל מספר רב של הגשת תורים השלמת, טיפול בשיבוש פחם, מעברי מדינה כוח, ו NVMe-MI ניהול נקודות קצה.הבקר חייב לפציפ מפקדי ראש, מאמת נתונים, לתאם DMA העברות מינימליות עם CPU פנימי עדיין על גבי CPU משימות ניהול של 32.

ניהול חשמל ו- Thermal Throttling

SSDs לייצר חום משמעותי תחת עומסי עבודה כבדים, במיוחד ב קומפקטי M.2 טפסים גורמים.מיקרומעבד לפקח על חיישני טמפרטורה על פני ה- PCB ו NAND חבילות, התאמת מהירויות שעון, מתח, ותזמון פעילות כדי לשמור על טמפרטורות צומת בתוך מפרט.זה גם מצליח תכונות ניהול כוח מתקדם: צריכת חשמל פעילה עבור PCIe 5.0 כונן יכול לעלות על 10W, בעוד כוח idle חייב לרדת מתחת 5mW.

קידום מעבר ל-SDS המסורתי

התפקיד של מיקרו-מעבדים באחסון מתפתח במהירות כמו טכנולוגיות חדשות לדחוף מעבר ל- SSDs מבוססי NAND קלאסי.התפתחויות אלה דורשות אפילו יותר כוח מקביל ומערךי הדרכה מיוחדים.

NVMe over Fabrics (NVMe-oF)

NVMe-oF מרחיב את פרוטוקול NVMe ביצועים גבוהים על גבי בדים ברשת כמו Ethernet (באמצעות RDMA), ערוץ Fibre, או InfiniBand. המיקרומעבד של בקר האחסון עכשיו חייב לטפל לא רק מקומי I / O אלא גם עיבוד החבילה רשת, גישה ישירה מרחוק של זיכרון וניהול מחזור חיים, ובקרת עומס.זה דורש שילוב של רשת ולעתים קרובות מספר ARM או מעבד רשת של מעבדי אבטחה משולבת של מערכת אחסון היא רק על ידי מעבדי אבטחה מיקרוסקופית של כלי רכב אחד בלבד.

אינטל אופטיקן וזיכרון אחסון - Class Memory

הטכנולוגיה האופטינית של אינטל (מבוססת על 3D XPoint) טשטשה את הקו בין זיכרון ואחסון.הבקרים שלה נדרשים מיקרומעבדים עם תגובה לעקביות ליד DRAM ו- Byte-addressability, בניגוד ל- SSDs מבוססי בלוק מסורתי, למרות ש- Optane הוא בשלב, הרעיון של זיכרון מסוג CCM) חי בטכנולוגיות מתפתחות אחרות כמו CXL-L-C, כולל זיכרון CPU, ו-C.

אחסון משותף

השינוי הגדול ביותר הוא אחסון חישובי, שבו מכשיר האחסון עצמו מבצע משימות compute (למשל, דחיסת קבצים, הצפנה, סינון מסד נתונים, או אפילו ML TERL קל משקל) חברות כמו סמסונג (SmartSSD) ו-NGD Systems להטביע ARM או RISC-V מעבדים שיכולים להפעיל עומסי עבודה מוגדרים ישירות במקום בו נתונים שוכנים.

(FLT:0) אחסון חישובי של קלאבמנטל 1 (FLT:0) מגדיר אדריכלות שבה המיקרו-מעבד במכשיר יכול לבצע "פונקציות סחיטה" כמו גם פקודות "להגיעות ציות" (compute אקספרס) בכיוון זה סביר לראות מיקרומעבדים מתפתחים לתוך אשכולות חד-משמעיים heterogeneous compute compating, ערבוב מטרות כלליות עם חומרת עבור הצפנה, דפוס דחיסה, והתאמה.

PCIe 5.0 ו 6.0 Implications

כל דור PCIe חדש מכפיל רוחב פס. PCIe 5.0 מציע 64 GB / סך הכל (עבור x16), ו- PCIe 6.0 ב 256 GB /s - מהירויות אוטובוס זיכרון מהירויות.המיקרו-מעבד בבקר חייב לטפל בנתוני גבוה יותר ללא הגדלת הגמישות.זה דורש ארכיטקטורות אוטובוסים פנימיים מהירים יותר, גדול יותר על שבבים, ומנועי DMA מתוחכמת יותר משתמשים כעת במעבדים מסוג CLP (R) כמו CLP) ומעבדים ייעודיים C.

עתיד המיקרו-מעבדים במחסנים

ככל שדור הנתונים גדל באופן אקספוננציאלי, הדרישות המוצבות על מעבדי אחסון יגברו.כמה מגמות יגדירו את הדור הבא של בקרים.

ניהול נתונים של AI-Driven Data Management

אלגוריתמי למידת מכונות יכולים לחזות תבניות עומס עבודה, אופטימיזציה של הקצאת בלוק פלאש, ועברת נתונים כדי להפחית את הגברה לכתוב. לדוגמה, בקר יכול ללמוד כי קובץ מסוים הוא גישה לכל 30 דקות ולשמור את הסיומת metadata שלו ב cache חם, בעוד ארכיוןי מסד נתונים קר מועברים לאט אבל צפוף זיכרון QLC.

אבטחה משולבת ו Cryptography

אבטחת אחסון נעה מעבר להצפנה פשוטה של AES-XTS.מיקרו-מעבדים עתידיים יצטרכו לתמוך באלגוריתמים קריפטוגרפיים שלאחר-quantum (למשל, Kyber, Dilithium) להחלפה וחתימה, כמו גם מנגנוני עדכון קושחה מאובטחים עם שרשרת של אמון. Root-of-of-of-dos יהפוך לרכיבי חובה, הדורשים סביבת הפעלה בטוחה, מבודדת (אמון או שווה ערך), ו-Tamsperamsemle-of-O-of-of-of-of-of-of-of-of-of-of-of-of-O-O-O-of-of-of-O-of-of-of-of-of-of-OCT-of-of-Ob-OCT-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-of-emect-of-of-emect-of-of-of-of-of-of-of-of-of-of-of-of

Multi-Chipמודול (MCM) אדריכלות

בדיוק כמו CPUs ו GPUs נעים עיצובים השבבים, בקרי אחסון תואמים. SSD גבוה עשוי לשלב שבב compute (עם ליבות מטרות כלליות), שבב זיכרון (DRAM ו NAND PHYs), שבב אבטחה, ו שבב אבטחה שבב שבב מאיץ עבור דחיסה /RAID.המיקרו-מעבד המרכזי יתאים תקשורת בין-ידית באמצעות תהליך אנלוגי של UC-I מאפשר אופטימיזציה של כוח כולל של 3D.

RISC-V ב-Clocks

RISC-V צובר מתח כאדריכלות ללא תמלוגים, מותאמת אישית עבור SoCs משובצים. מספר ספקים של בקר אחסון (למשל, ScaleFlux, NGD Systems) אימצו את RISC-V הליבה של גמישות ואת היכולת להוסיף הוראות מותאמות אישית ספציפיות לאחסון עומסי עבודה. a RISC-V הליבה, למשל, הרחבות בסדרות עבור LD עבור אופטימיזציה של רכיבי APC-co-cox/ma יכולים לראות פונקציות מתקדמות.

שם הסרטון: Where Microprocessors Matter

לעתים קרובות שוק להתמקד במהירויות קריאה / כתיבה, אבל ביצועים בעולם האמיתי מוגדרים על ידי פעולות אקראי I / O בשני (IOPS) ו latency תחת עומסי עבודה מעורבים. שניהם תלויים במידה רבה ביכולת של ניצול מיקרו-מעבדים לעבד תורים פקודות ביעילות ולהפחית את הטיפול מעל פני הראש. לדוגמה, NVMe עם סדרה כפולה של ARMx-R יכול להשיג 1.5Spreme פקודה נכונה יותר, בעוד אני יכול לקרוא גרסה 3 מיליון תיקון IOP טוב יותר.

Latency, במיוחד את הגמישות של הזנב ה ⁇ th%ile, נשלט על ידי עיכובים בביצוע קושחה.אם המיקרומעבד עסוק באיסוף אשפה או ללבוש ריצוף כאשר בקשה לקריאה רגישה מגיע, ספייקות לעקביות. בקרים עתידיים יממשו משימות לוח זמנים כי preempts פעולות רקע בתוך מיקרו-שניות, הבטחת איכות של שירות עבור יישומים קריטיים לב, כגון עסקאות מסד נתונים או ניתוח אמיתי.

מסקנה: המוח המעורב של אחסון

המיקרו-מעבד בתוך מכשיר אחסון מהיר הוא כבר לא בקר מוטבע פשוט - זה הרבה יותר מתוחכם, רב-core SoC אשר מנהל ערוצי נתונים מקבילים, מבצע תיקון שגיאות בזמן אמת, מפעיל אלגוריתמי למידת מכונה, ומתקשר על גבי בדים מהירים גבוהים יותר.כפי שאנו עוברים מעבר ל- SSD מסורתיים לאחסון חישובי, זיכרון ברמה גבוהה, ואדריכלות מתפוררת, היכולות של מעבדים אלה יקבעו באופן ישיר את קצב ה- CPU למהנדסים מתקדמים יותר.

לקריאה נוספת, להתייעץ עם ה-FLT:0 [Hפלאש Memory Summitph: 1] הליכים לעדכונים שנתיים על ארכיטקטורות בקר, או לסקור את ארכיון הביקורת של ה-FLT:2SSD ב- AnandTechcioFLT:3 עבור מדידות ביצועים בעולם האמיתי החושפות את התפקיד הקריטי של המעבד באחסון.