הייצור של מחשוב הדרכה מורכב (CISC) מיקרומעבדים כרוך איזון עדין בין עלות הייצור וביצועים חישוביים.הבנת אלה עסקאות חליפין חיוני עבור חברות Semiconductor שמטרתן לייעל את העיצובים שלהם ולעמוד בדרישות השוק המגוונים, החל שרתים בעלי ביצועים גבוהים ועד מערכות משובצות.ניתוח זה חוקר את הגורמים ההנדסיים והכלכליים המגדירים את ערכת הביצועים של ייצור CISC, ומספק תובנות כיצד יצרנים לנווט סביבה מורכבת זו.

הבנת יסודות אדריכלות CISC

מיקרומעבדים של CISC נבדלים על ידי ערכות ההוראה העשירות שלהם, המאפשרים לכל הוראה לבצע פעולות מרובות ברמה נמוכה - כגון טעינה מזיכרון, ביצוע פעולה קידוד, ולאגור את התוצאה - בהוראה חד-צדדית, קומפקטית פילוסופיה עיצוב זה מקטין את מספר ההוראות לתכנית, מפשט עיצוב מפרש והורדת דרישות זיכרון לאחסון קוד.

היתרון המרכזי של CISC הוא ביכולתו לבצע משימות מורכבות עם פחות שורות קוד הרכב בהשוואה לאדריכלות מערכת ההוראה מופחתת (RISC) עם זאת, המורכבות הזו מגיעה בעלות: החומרה חייבת לכלול לוגיקה שליטה מתוחכמת, לעתים קרובות מיושם באמצעות microcode, כדי לפענח ולבצע את ההוראות הרב-שלביות אלה.

עלויות הפקה ב- CISC Microprocessor

העלות של ייצור מיקרו-מעבד CISC יכול להיות שבור לתוך כמה קטגוריות עצמאיות.כל גורם משפיע על תג המחיר הסופי ותקרת הביצועים של השבב.

עיצוב ופיתוח הוצאות

ארכיטקטורות CISC דורשות מאמץ עיצוב נרחב כי מערכת ההוראה חייבת להיות מפורטת בקפידה, מאומת נגד סיכונים פוטנציאליים, ו מותאם למקרים נפוצים השימוש בהם.מיקרו-ארכיטקטורה - הארגון הפנימי של יחידות ביצוע, קלידים ולשלוט לוגיקה - חייב להתמודד ביעילות עם אורך ההוראה מגוון ולטפל מצבי טיפול אופייניים של צוותי ההנדסה CISC. להשקיע שנים בעיצוב, סימולציה, וניצול של הליבה המודרנית עם עלויות של כמה מיליוני דולרים לפני טווח X-x העליון של למעלה מ- 100 מיליון דולר עבור גבוה יותר מ- 100 מיליון דולר.

תהליכי ייצור Intrica

מארגן מעבדי CISC על תהליכים מתקדמים יש הוצאות הון משמעותיות. a מודרנית Semiconductor fab (כגון אלה המופעלים על ידי TSMC או סמסונג) יכול לעלות $ 20 מיליארד דולר כדי לבנות.העלות של per-wafer עם גודל מת; גדול CISC מת, אשר לארוז יותר לוגיקה מורכבת ו caches גדולים יותר, להפחית את מספר השבבים לקצב ולנסועוסת עלויות ליחידה, יתר עלות, יותר, יותר של צינורות C.

בדיקות ואיכות

מעבדי CISC חייבים לעבור בדיקות קפדניות כדי להבטיח ביצוע נכון של אלפי הוראות בכל שילובים אפשריים של אופרה.מאמץ אימות הוא עצום; מעבדי x86, למשל, דורשים מיליארדי מחזורי סימולציה.בדיקות פונקציונליות, בדיקות סריקה, ונבנה-במבחן עצמי (BIST) מוסיפים את עלות העיצוב וצורכים שטח מוות.

שיעורי יבול במהלך המרק

Yield - אחוז הפונקציונלי מת מ- wfer - יש השפעה ישירה על העלות. מעבדי CISC הם לעתים קרובות גדול מת (400-800 מ"מ2 עבור שבבי שרת גבוהים), מה שהופך אותם רגישים יותר למומים בייצור. פגם קריטי אחד יכול להפוך את כל ימות ללא אפשרות, במיוחד אם תכונות אדמוניות (כמו קווי חפיפה) מוגבלות עבור CISC גדול ימות על פני 80% לא יכול להשתמש בביקוש נמוך יותר ל-ידי שימוש נמוך יותר מאשר ל- 50% יעיל ל-ידי ה-ידי שימוש ב-ידי שימוש ב- 70% (כמו תשואות).

המונחים: CISC Processors

ביצועים במיקרו-מעבדים CISC הם רב-ממדיים, מושפעים מבחירה ארכיטקטונית המתקשרת עם המורכבות של מערכת ההוראה.

הוראות קביעת מורכבות והוצאה להורג

הוראות CISC יכולות להשתנות בעקביות ביצוע. הוראה אחת עשויה לקחת בכל מקום ממחזור אחד (למשל, מהלך פשוט להירשם-to-register) לעשרות מחזורים (למשל, עותק מיתר עם תיקון חוזר) המיקרו-ארכיטקטורה חייבת להיות מיועדת לטפל בקשיים משתנים אלה ללא עכב את הצינור לתקופות ארוכות.

מהירות ביצוע של הוראות מורכבות

בעוד כמה הוראות מורכבות CISC (כמו ריבוי פולינומי או פרימיטיבי הצפנה) יכול להאיץ עומסי עבודה ספציפיים, מהירות הביצוע שלהם תלויה ביעילות של רצפי מיקרוקוד בסיסיים.אם הוראה מורכבת משמשת לעתים רחוקות, משאבי החומרה המוקדשים להפחתה של זה עשוי להיות פסולת.לדוגמה, הוראה של FLT:0 יכולה להעביר בלוקים גדולים של זיכרון במהירות רק אם מיקרו-קריטקטור כולל ערך מהיר של חומרת כוח כזה הוא אתגר הליבה של כוח.

עיצוב מיקרו-ארכיטקטורה יעילות

גורמים כגון עומק צינור, דיוק חיזוי סניף, היררכיה של כאב, וגודל החלון מחוץ לאוזן משפיעים ישירות על הביצועים. צינור עמוק יותר מאפשר מהירויות שעון גבוהות יותר אבל מגביר את עונשי הפחתת הכדאיות של הזרועות הגדולות, אך לצרוך שטח ועוצמה, השפעה עלות. עבור עיצובים CISC, המורכבות של הוראות הוראה - במיוחד טיפול הוראות שונות משתנה (1 עד 15 tes ב xre - תוקפנות - , קידוד אגרסיבי , הוספת הוראות קוד זדוני חריפות חריפות , חריפות , חריפות חריפות חריפות , חריפות חריפות , חריפות חריפות קידוד .

Cache and Memory Subsystem Performance

מעבדי CISC לעתים קרובות להסתמך על גדול, רב-דרגי כישרונות להסתיר את ההיקף של גישה זיכרון מורכבת.עם זאת, צ'יפים גדולים יותר להגדיל את גודל המוות ועלות.הסחר בין גודל cache ותדירות הוא קריטי: כאב גדול יותר L2 עשוי להאט את זמני הגישה עקב עיכובים ארוכים יותר חוט, בעוד שפם קטן עלול לגרום למגרעות תכופים כי ביצועים.

ה- Core Trade-offs: Cost vs. Performance

יצרנים עומדים בפני מסחר יסודי: ביצועים גוברים בדרך כלל כרוכים בעלויות גבוהות יותר בשל עיצובים מורכבים יותר, אזורי מוות גדולים יותר, וטכניקות ייצור מתקדמות.הפך, הפחתת עלויות עלולה להוביל לאדריכלות פשוטה להקריב כמה יכולות ביצועים.מערכת יחסים זו אינה ליניארית; השקעות קטנות נוספות בתכנון או תהליך הטכנולוגיה לפעמים יכולות להניב ביצועים לא פרופורציונליים, בעוד שרווחים נוספים עלולים להפחית את ההחזרות.

גודל ועלויות ביצועים

גדול יותר יכול להכיל יותר ליבות, צ'יפים גדולים יותר, ומאצ'רים מיוחדים, שכל אלה מגבירים את הביצועים עבור ריבוי מטענים ממושמעים והנתונים-מחדשים.עם זאת, גודל תמות גדל באופן חד-משמעי (במונחי אזור) ובאופן ליניארי עם עלות חד-וופרית (לדוגמה, מכפיל את האזור למות מ-200 מ"מ ל-4002 מ"מ בערך) מ"מ, מ"מ, מ"מ, לעתים קרובות, לעומת עלייה של מספר הביצועים של פחות מגובה של פחות מגובה של 40% מגובה של פחות מגובה של פחות מגובה של פחות מגובה של 40% (מ- 100 אחוז) ו- 100 אחוז) ו- 100 אחוז) ו- 100 אחוז) ו-לעומת זאת, לעומת פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של גובה של גובה של מחיר נמוך יותר מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של מחיר נמוך מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של פחות מגובה של

צילום: Node Selection

המעבר לתהליך קטן יותר (למשל, מ 7nm ל 5nm) מקטין את גודל transistor, המאפשר צפיפות transistor גבוהה יותר, צריכת חשמל נמוכה יותר, ומהירויות שעון גבוהות יותר. עם זאת, העלות ל wfer בצומת מתקדם יותר גבוה באופן משמעותי בשל מורכבות ליתוגרפיה מוגברת, יותר מסכות, ועלייה נמוכה יותר של צריכת CISC המיועדת עבור ביצועים מתקדמים לא יכול להגביר את ההשפעה הראשונית של 40% או ירידה של המוצר לפני הפחתת כוח, אבל לא יכול להיות יותר מאשר עלייה של 40% לפני הפחתת עלויות.

תכונות מיקרו-אאדריכליות לעומת מורכבות

הוספת תכונות כמו רב-תקראות במקביל (SMT), מחזרות גדולות יותר, או צופים מורכבים של סניף יכול לשפר את הביצועים על ידי 10-30% אבל עשוי להוסיף 20-40% לתקופת העיצוב וספירת טרנזיטור. עבור מעבדי CISC המיועדים מחשוב כללי, תכונות אלה מוצדקות לעתים קרובות כי הם מספקים ביצועים על פני מגוון רחב של יישומים.

עלויות כוח ועלויות גבוהות

ביצועים גבוהים יותר בדרך כלל משמעות צריכת חשמל גבוהה יותר, אשר מניע עלויות קירור, אריזה ואספקת חשמל. מעבדים CISC של Server-class יש סמכויות עיצוב תרמי (TDPs) מעל 300 וואט, הדורשות כיור חום מורכב ופתרונות קירור נוזלי במרכזי נתונים.עיצוב כוח נמוך עשוי לכלול שימוש פחות ליבות, תדרי שעון נמוכים יותר, או טרנזירים מיוחדים, כל מה שיכול להפחית ביצועים, כך, מעבר להורדת רמת כוח.

אסטרטגיות עבור אופטימיזציה של עלויות-Performance

כדי לאזן את העלות ואת הביצועים, חברות מעסיקות מגוון של אסטרטגיות הנדסיות ועסקים, מיקוד פלחי שוק שונים.

גישות עיצוב מודולריות

עיצובים מבוססי שבב מודולרי, פופולרי על ידי AMD עם אדריכלות הזן שלה, לאפשר יצרנים לערבב ולהתאים מת על חבילה. מעבד CISC מורכב יכול להיות בנוי שבבים קטנים יותר, פשוט יותר - כל אחד מוטבע על צומת במחיר יעיל - מחובר באמצעות חיבורים במהירות גבוהה כמו מרק אינפיניטי. גישה זו מפחיתה את אזור למות יעיל עבור שבב (התשואה), מאפשר reuse על פני קווי מוצר, ומאפשרת ביצועים גדולים יותר, ו-או-או-או-לקט גבוה יותר, ללא שבבים.

שימוש ב-Moderts Advanced Manufacturing Nodes אסטרטגית

במקום להזדרז לצומת המתקדם ביותר עבור כל המוצרים, יצרנים עשויים לשמור על צמתים מובילים עבור מעבדי הדגל של ג'ין גבוה ולהשתמש בבלוטות בוגר עבור נגזרות בעלות נמוכה יותר. אינטל, למשל, ממשיכה לייצר כמה מעבדי Atom ו- Celeron CISC על גבי 14nm מבוגר יותר מאשר להגר אותם ל-10nm, כי דרישות הביצועים עבור אלה אינם מצדיקים את העלות הכוללת של ערימה המוצר.

אדריכלות:ISA) Specialization

בעוד ש- CISC ISA מלא כמו x86-64 חייב להישאר תואמים לאחור, יצרנים יכולים להוסיף הרחבות הוראה מיוחדות (למשל, AVX-512, AES-NI, SHA-NI) כדי להאיץ עומסי עבודה ספציפיים מבלי לשנות את הליבה ISA. הרחבות אלה דורשות יחידות הפעלה נוספות ולוגיקה קודקוד, אך הם יכולים להגביר באופן משמעותי את הביצועים עבור יישומים ממוקדים.

שיפור יעילות מיקרו-ארכיטקטורה

במקום להגדיל את אזור המוות, מעצבים מתמקדים לעתים קרובות בחידושים אדריכליים לשיפור ההוראה דרך לוח שעון (IPC) טכניקות כגון מאקרו-היתוך (שילוב שני הוראות CISC למיקרוסקופ יחיד), שיפור תחזית ענף באמצעות צופים המבוססים על רשתות עצביות, ומדיניות החלפת צוואר יעילה יכולה להגביר את הביצועים ללא עלות מוגברת משמעותית.

תהלוכה ודי-בינינג

כדי למקסם את ההכנסות מכל וואפר, יצרנים מסווגים פונקציונליים מת בהתבסס על המאפיינים שלהם ביצועים. Dies עם פגמים קלים (למשל, חסימת בלוק אחד מוגבל) או תדרים מקסימליים נמוכים יותר SKUs. אסטרטגיה זו מפחיתה את העלות האפקטיבית למות על ידי שימוש ב-Schip אחר. עבור מעבדי CISC, תוך הסתמכות על ספירת הליבה, מהירות, וגודל cache יוצר ניצול של מוצרים גבוהים יותר מאשר עבור גירסאות גבוהות יותר של עלויות.

מחירי הנדל"ן והכלכלה של סולם

ייצור גבוה כרכים מניע עלויות ליחידה באמצעות תזכיר במחיר קבוע ואופטימיזציה של תהליכים. מעבדים CISC בשימוש במחשב ובשווקים לשרת ליהנות מ כרכים ענקיים (מאות מיליוני יחידות בשנה), המאפשרים mortization של עיצוב ומסכות על פני שבבים רבים. בניגוד, עיצובים מיוחדים של CISC עבור יישומים נישה (למשל, חלל או שליטה תעשייתי) עשויים להיות בעלי ביצועים נמוכים יותר, אם עלויות מיקרו-בקר גבוה יותר.

מסקנה

ניתוח יעיל של עלויות ביצועים המסחר בייצור מיקרו-מעבדים CISC חיוני לפיתוח מוצרים תחרותיים. יצרנים חייב לנווט רשת מורכבת של החלטות: בחירת ה-Disation הנכון, בחירת גודל מוות, אופטימיזציה של מיקרו-ארכיטקטורה, ומינוף של עיצובים מודולריים, בעוד פתרון יחיד אינו מתאים לכל פלחי השוק; האיזון האופטימלי תלוי ברמת הביצועים של מטרות, נפח, רגישות, ובעזרת שילוב של דרישות הנדסיות מתקדמות, כגון ניהול שבבים חדשים, כמו ניהול יעיל של ניהול, כמו ניהול יעיל של תוכניות ניהול, כמו ניהול, כמו גם פיתוח, כמו ניהול ביצועים מתקדמים, כמו ניהול יחיד, כמו ניהול ביצועים מתקדמים, כמו ניהול פתרונות מתקדמים, כמו ניהול פתרונות מתקדמים, כמו ניהול ביצועים מתקדמים של ניהול של ניהול ביצועים מתקדמים של ניהול משאבי אנוש, כמו גם פיתוח של ניהול, כמו גם פיתוח של פיתוח של ניהול, כמו ניהול פתרונות מתקדמים של שיווק, כמו ניהול של חברות ניהול ביצועים מתקדמים של שיווק, כמו גם פיתוח של ניהול משאבי אנוש, כמו ניהול משאבי אנוש, כמו גם פיתוח של פיתוח של פיתוח של פיתוח של תוכניות מסחר.