הקדמה: העלות של חוסר יכולת בשרשרת אותות גבוהה

ממיר אנלוגי-ל-דיגיטלי (ADC) הוא הגשר הקריטי בין העולם הפיזי לבין קבלת החלטות דיגיטלית.ביישומים החל ניטור מנוע סילון ופורמולה 1 טלמטרי למשטחי רכב חשמליים ותרגול חור, ADC נתון להפחתה מכנית מתמשכת ותנודתית. כאשר חיישן הוא נקי, אך הסביבה אלימה, ADC יכול להפוך לחלשים בשרשרת הידבקות, אך לא רק לשגיאות מושרה, אלא לשגיאות קטנות, אלא לא מרתיעות, אלא גם לרקמות, אלא גם לשגיאות קטנות.

עיצוב ADC עבור ניתוח חזק בסביבות אלה הוא שונה ביסודו של עיצוב עבור ספסל או הגדרה תעשייתי מבוקרת. מפרט נתונים סטטי עבור טווח דינמי (DR) או מספר יעיל של ביטים (ENOB) להיות כמעט חסר משמעות אם המערכת רועדת. גישה מקיפה המשתרעת על פני אריזות מכניות, אדריכלות חשמלית (מספק הכוח ההתייחסות), עיבוד אותות דיגיטלי נדרש כדי להבטיח שלמות נתונים.

תיאור האיום: כיצד התקפות של נגיף ה-ADC

לפני יישום אמצעי מניעה, מהנדסים חייבים להבין את מנגנוני הכישלון הספציפיים שמציגים רטט.ויברציה אינה מתח ייחודי; היא אינטראקציה מורכבת של אנרגיה מכנית שזוגות לתוך התחום החשמלי באמצעות מספר מסלולים נפרדים.

מתח מכני על Semiconductors ו- Interconnects

החבילה הפיזית של ADC כפופה למתח ולחץ. רטט גבוה יכול לגרום מיקרו-קracks במפרקים מוכרים, במיוחד בחבילות כדור גרייד ארי (BGA) המשמשות עבור ADCs במהירות גבוהה צינורות.עם הזמן, זה מוביל ליצירת קשר לסירוגין או כישלון מוחלט.

אלקטרומכניקה Noise Coupling (Microphonics)

ההשפעה הסובסדת ביותר של רטט היא מיקרופוניקה.לחץ מכני החל מרכיבים חשמליים מסוימים יוצר מתח.זה בעייתי מאוד בתחומים הבאים:

  • (FLT:0)Capacitors:FLT:1 Class II dielectric קרמיקה קיבולים (X7R, X5R) מציג אפקט אדזואלקטרי חזק.כאשר לוח הירכיים, אלה capacitors לייצר מתח ישירות על מעקה כוח או סיכות התייחסות. A 10 μ F X7R capacitor רוטטור רוטט מתפתל בתדר ה-Resonant יכול לייצר מילימטרים על רצפת הרעש גבוהה יותר של 16vt.
  • (FLT:0) ו-Voltage הפניות: FLT:1, מעגל ה-Sgap ב- ADC או הפניה חיצונית IC רגיש ללחץ מכני. Vibration יכול לשנות את המתח של ה-Switch, המוביל לשגיאה תקופתית בתוצאה המרה של ADC המופיעה כטון מעורר השראה בפלט המהיר של פורייה (FF).
  • (FLT:0Crystal Oscillators: ההרחבה 1 ( Quartz קריסטלים) הם מכשירים resonant מכני.ד רטט חיצוני בתדר resonant של קריסטל (או sub-harm שם) יכול לגרום לאוסטור לאבד מנעול או ליצור שלב משמעותי.

שינוי אות האינטלקט והדרך הפנייה

רטט יכול להעביר פיזית את עקבות קלט ADC ואת פלט חיישן.אם קלט הוא אות חד end אחד ביחס מטוס קרקע רוטט, מתח משותף-מודה יכול להשתנות בטבע.גם עם קלטות שונות, רטט יכול לגרום אי התאמה אי התאמה בפילטרים קלט (למשל, capacitors לא תואמים את זהה באפקט שונה), רטט יכול לגרום לרעש משותף לרעשים שונים.

אמצעי מניעה מכניים: ייצוב הקרן הפיזית

קו ההגנה הראשון הוא עיצוב מכני חזק.המטרה היא לשנות את התדרים המהדהדים של PCB ורכיבים מחוץ לספקטרום הרטט התפעולי או לחסן את הכוח החל.

עיצוב PCB וההריגה לסביבה גבוהה

כללי עיצוב PCB סטנדרטיים הם לעתים קרובות לא מספיק. עבור יישומים ADC גבוה:

  • (ב) [17] ,0 ,2ard Thickness: FLT:1 , השתמש בלוחות עבה (2.4mm או 3.2mm) כדי להגדיל את התדר הטבעי resonant. , לוח עבה יותר הוא נוקשה יותר ו deflects פחות תחת כוח g נתון.
  • (FLT:0)Conformal Coating and Potting:03: החל ציפוי קונפורטיבי (למשל, אקריליק, urethane) מוסיף מסה ולחות לרכיבים.
  • (FLT:0) אסטרטגיה הררית: (1) השתמש במערך מבוזר של ברגים עם כוח הדגימה גבוה. Elastomeric רטט ממולטורים (מגורים או מנטרים) יש להשתמש מתחת לנקודות הגדלות כדי לסנן רטט גבוה, אך יש לנקוט בזהירות כדי להבטיח שהם לא יציגו מחדש נמוך.

בחירה ו-Leeout

בחר חבילות כי הם חזקים יותר עבור לוחות flexure.עופרת חבילות (SOIC, TSSOP) הם לעתים קרובות העדיפו חבילות ללא עופרת (QFN, BGA) כי המוביל יכול לספוג כמה זנים מכניים.אם BGAs נדרשים, תחת fill epoxy הוא חובה. Component מיקום הוא קריטי באותה מידה. Place רגיש ADCs ופני מתח מן נקודות הרה שבו מנפחים למנוע מתח כבד (R) ממרכיבים פגומים על ידי ADCrecreireircreivgulent הוא שלילי (מפרקים).

עיצוב חשמל עבור Vibration Noise Rejection

ברגע שהעיצוב המכאני מותאם, יש צורך קשה לדחות את הרעש שנמנע מזוגות.

Power Supplyity ו- Microphonic filter

אספקת החשמל היא המנצחת הגדולה ביותר של רעש מושרה רטט. A סטנדרטי LDO עם אספקת חשמל גבוהה Rejection Ratio (PSRR) הוא רק חלק מהפתרון.הלומה עצמה יכולה להיות רגישה לתנודתיות.

  • (ב) [15] ⁇ ⁇ ⁇ : ⁇ ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0) LDO בחירה: FLT:1 לחפש LDOs עם רוחב פס רחב PSRR (למשל, > 60dB עד 100kHz) חלק LDOs להציג את PSRR "פנקינג" או השפלה ליד 100k, המהווה טווח נפוץ עבור מכונות מהירות גבוהה.

מיפוי ופרסום משותף-Mode Rejection

ויברציה גורמת לרעש משותף על עקבות.מטוס קרקע מעוצב בצורה גרועה יכול לפעול כאנטנה לרעש הזה.

  • מטוס קרקע מוצק ונוקשה: 1 לא תפצלו מטוס הקרקע מתחת ל- ADC. מטוס קרקע מוצק, בלתי מופרע מספק את הנתיב הנמוך ביותר של חוסר העצורים ומונע מ- ADC לראות פוטנציאלים קרקעיים שונים על פני מותו.
  • (FLT:0) אות מחיקה: כביש 1 (Fearential Signal Routing: 1) לכל קלטות אנלוגיות כמו זוגות שונים יחסית יחד עם זוג חזק, זה מבטיח כי כל רעש מושרה רטט הוא גם לתוך שתי העקבות (מוגן-דה), אשר נדחה על ידי קצה החזית של ADC.
  • (FLT:0)Kelvin Connections for the Reference:ראהFLT:1) ,התווי מתח ההתייחסות הוא רגיש מאוד.דרך זכר נפרד, מוגן מפני הפלט ההתייחסות ל- REF pin, אל תשתף את הנתיב הזה עם אספקת החשמל.

ADC אדריכלות שיקולים: SAR לעומת דלתא-סיגמה לעומת פייפרליין

אין ארכיטקטורת ADC חסינה לרטט, אבל יש להם פרצות שונות.

  • (FLT:0) נספח (SAR): SAR ADCs הם מהירים וחזקים עבור מערכות מרובותxed, עם זאת, הם רגישים מאוד ליישב ולקלט רעש במהלך שלב ההמרה. SAR מושרה על השעון יכול להיות מזיק.
  • (הופנה מהדף [[המאה ה-20]], [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]] [[1924]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[[[1966]]]]]]]] [[[[1966]]]]]] [[[[1924]]]]]]]] [[[[1924]]]]]] [[[[1924]]]]]] [[[[1924]]]]]]]] [[[[[[[[19[[19[[
  • (FLT:0)Pipeline:FLT:1 בשימוש עבור יישומים במהירות גבוהה (10+MSPS) יש שלבים מרובים, כל אחד עם הדגימה שלהם-and-hold. Vibration המושרה על התזמון הבין-שלבי או מתחי ההתייחסות יכול לגרום לאי-לינאריות ושגיאות bit. הם דורשים את המסנן החיצוני הנרחב ביותר וייצוב מכני.

שיטות דיג דיגיטליות ותוכנות אבטחה - Levelel Mitigation

חומרה יכולה רק ללכת עד כה.התחום הדיגיטלי מציע כלים חזקים להצלת אות מושחת.

פילטר Digitaling

אם תדירות הרטט ידועה וקבוע יחסית (למשל, 60 הרץ בסיס תדירות של מנוע, או 2 kHz הילוכים הילוך הילוך), AFLT:0דיגיטלי מסנן נוטר 1 יכול להיות מיושם ב FPGA או microcontroller. זה מסיר את רכיב התדר הספציפי של ADC ללא tenating DC או נמוך קידוד עבור מסלול LT2 שטף (Fptive).

Oversampling ו- Averaging

אם רוחב הפס האות מאפשר, oversampling את ADC ו averaging התוצאות היא דרך חזקה להפחית רעש מושרה רטט. כי רעש ADC נחשב לעתים קרובות לבן, oversampling על ידי גורם של 4N מניב שיפור מ"ר (4N) בקומת רעש.אם רעש רטט רעש הוא לא קשור עם שעון דגימה, averaging יפחית את יעילותו של זה הוא יישום נתונים פשוט.

סמרטוטים וספונטניים מתרבים

במכונות רוטטות, רעש הרטט הוא לעתים קרובות מסונכרן עם מהירות הסיבוב (למשל, אות tachometer) על ידי שימוש אות tachometer כדי לגרום ADC דגימה, המהנדס יכול ליישם קידוד סינכרוני.טכניקה זו ממוצע האות על בסיס מחזור הסיבוב.הסימן הסינכרון (למשל, ל- squerque) cosotraes הוא קבוע במיוחד עבור צוואר הרחם הוא מכשיר אקראי או לוחמת יעיל מאוד.

אימות מערכת: בדיקות עבור מציאות-עולמית

סימל את פרופיל הרטט התפעולי המדויק בסביבה במעבדה הוא הדרך היחידה לאמת עיצוב.בדיקת ספסל סטטי סטנדרטי אינה מספיקה.

יצירת מבחן ייצוגי

בדיקת ADC על לוח הפיתוח לא תתאים למוצר הסופי.התיקון של הבדיקה חייב לחקות את ההתחדשות המכנית של המערכת הסופית.

  • (FLT:0) טבלאות של אקדינמי שאקר: ההרחבה הראשונה של ה-PSD יכולה לשכפל רטט אקראי (פרופילי PSD), גורפות חטא, ופעמוני הלם כפי שהוגדרו על ידי סטנדרטים כמו MIL-STD-810H או IEC 60068-264.
  • (FLT:0) Thermal Cycling + Vibration:Ratph: 1:1 התרחיש הגרוע ביותר הוא משולב רכיבה על אופניים טמפרטורה רטט.טמפרטורה משנה את המאפיינים המכניים של חומרים (למשל, מפרקים הנמכרים הופכים יותר לערעור) הפעלת פרופיל משולב של טמפרטורה הוא תקן הזהב עבור אווירו חלל ותקף רכב.

ביצועי מפתח ל-Mtrics to Monitor במהלך הוויברציה

בדיקות דיוק סטנדרטיות של DC אינן מספיקות.אתה חייב לפקח על ביצועים דינמיים בעוד ה-Dark פועל.

  • (FLT:0)ENOB Drift: FLT:1 Measure the ENOB של קוד הפלט ADC בעוד פרופיל הרטט מוחל. עיצוב בריא יציג ירידה רשלנית ב- ENOB (וולט; 1 bit) עיצוב גרוע יציג התמוטטות דרמטית של רצפת הרעש.
  • (FLT:0) , דינמיקה חופשית חופשית (SFDR): אנדרל 1 ,Vbration לעתים קרובות מציג טונים מעוררים השראה.
  • (FLT:0)Offset and Get Stability:FLT:1 ,עקוב אחר ה- DC ולהשיג את תקופת הרטט. Vibration- המושרה הלחץ על ההתייחסות או המעגל קלט יתבטא כנבל ערך DC.
  • (FLT:0)Bit Error Rate (השורה): FLT:1 עבור לולאות בקרה קריטיות (למשל, בקרת טיסה, גירוד), טעות קטנה אחת יכולה להיות קטסטרופלית.לעקוב אחר תפוקה הנתונים הסידוריים (SPI, LVDS) לזייף שגיאות או שחיתות נתונים תחת רטט.

(FLT:0) ראה את יישום ה- Analog התקנים אלה על בדיקות מיוחדות עבור ניתוח ADC הפעלה ראשי התיבות ADC (ADC הפעלה ראשי תיבות של ADC) 1 עבור המלצות מעגליות ספציפיות.

המונחים: best Practices

חלל והגנה (Avionics and Munitions)

מערכות אלה ניצבות בפני רטט אקראי קיצוני וזעזועים. Redundancy הוא מפתח.שימוש לפחות שני ADCs עצמאי המדגימה את אותו אות.הפלט שלהם יכול להיות בהשוואה על בסיס מדגם-על-ידי-שפע.אם הדלטה עולה על סף, פגם הוא מעופל.קרינה-Hard ADCs לעתים קרובות יש יותר אריזה חזקה אבל אולי יש יותר ארכיטקטורות חיצוניות עם רגישות גבוהה עם CGHDG.

רכב (EV Inverters and ADAS)

הסביבה הרטט ב EV הוא גבוה ספאם (ממנוע) ואמפליטודו גבוה (מחדש גירוד) ב in averter, ADC מדגימה את זרם המנוע במהירות גבוהה. Vibration יכול לגרום לאירועים כוזבים על פני-ידי אגן:0Use מבודד ADCsFLT:1 כדי לשבור את הקרקע בין גבוה- DC-volage ו- אלקטרוניקה נמוך יותר כדי להפוך את ה- Ivolretated פחות.

תעשייה (Downhole Moving and Robotics)

כלים של Downhole עומדים בפני הלם קיצוני וטמפרטורות. ADC חייב להיות מדורג עבור טווח הטמפרטורה התפעולי המלא (בדרך כלל -40 °C ל +175 °C) האריזה חייבת להיות מלאה שמן כדי להפוך את הלחץ ואת רטט לחות. עבור רובוטים (למשל, רובוטים שיתופיים), רטט מגיע מן המפרקים.

(FLT:0TI) מדריך של PCB עבור סביבות קשות ,FLT:1 מספק כללים מעשיים עבור עקבות routing רכיב ספאcing.

תחרות: A Holistic System Engineering Challenge

תכנון ADCs לפעולה חזקה בסביבות עתירה גבוהה אינו אתגר משמעת יחיד.זה דורש מאמץ מתואמת בין מהנדסים מכניים (לחות ובודד), מהנדסי חשמל (לסינון ופריסה), ומהנדסי קושחה (לתקן דיגיטלית ולאמת).

נקודת המוצא היא כי ההנחה של סביבה מכנית שקטה ויציבה חייבת להיזנח מוקדם בשלב העיצוב. על ידי הדמיה של פרופיל הרטט הספציפי, בחירת רכיבים עם מיקרופוניקה נמוכה (במיוחד C0G capacitors), עיצוב מסנני כוח חזקים, וליישם עיבוד אותות דיגיטליים אינטליגנטי, מהנדסים יכולים לבנות מערכות ADC המספקות נתונים מדויקים, אמינים ללא קשר ללחץ המכאני מוחלש, המטרה אינה להשיג את הנתונים הסטטיסטיים ביותר, אלא שמירה על רצפת רעש פיזיקלי, אך יציבה.

(FLT:0) פתרונות של Keysight של ערוץ גבוה ADC אימות ייצוב של ADC:1 כדי ללמוד עוד על הקמת אסטרטגיה של מבחן מקבילה עבור מערכות רכישת נתונים מרובות ערוצים.