מבוא

שילוב אותות Accurate הוא אבן הפינה של מערכות רכישת נתונים רבות, המאפשר למהנדסים להפיק כמויות משמעותיות כגון תשלום מוחלט, עקירה או אנרגיה מצטברת ממתח או אותות נוכחיים. מעגל integrator פעיל, שנבנה סביב מגבר תפעולי (op-amp), מספק פתרון חזק ורחב אשר מתגבר על המגבלות של פולשים פסיביים של RC.

תכנון מעגל אינגרה פעיל העומד בדרישות יישום ספציפי דורש שינויים מסחר זהירים בין דיוק, רוחב פס, ביצועים רעש ויציבות. מאמר זה מציע מדריך מקיף על תהליך העיצוב, כיסוי בחירת רכיב, ניתוח מעגלי, אתגרים יישום מעשי, ואסטרטגיות בדיקה.אם אתה בונה מגבר גבוה או שלב עיבוד אותות פשוט, עקרונות המתוארים כאן יעזרו לך להשיג תוצאות אמינות ומאובטחות.

יסודות של Active Integrator Circuits

מעגל אינגרה פעיל מבצע את הפעולה המתמטית של שילוב על מתח קלט או זרם.מתח הפלט הוא פרופורציה לחלק אינטגרלי של הקלט עם הזמן.בניגוד לפולשים פסיביים (רשת RC פשוטה), הגרסה הפעילה משתמשת במגבר תפעולי כדי לשמור על בסיס וירטואלי בהימנעות, הבטחת האינטגרציה היא ליניארית ולא מושפעת על ידי עומסים.

הטופולוגיה הליבה מורכבת מ- Op-amp, מתנגד (R) המחובר בין אות קלט לבין הקלט המופנם, לבין קיבול (C) המחובר בין הפלט של הדגה לבין קלטו המסולף שלו.הקלט הלא-מעצורים קשור בדרך כלל לקרקע או למתח ההתייחסות.עבור דגימת אידיאלית עם רווח אינסופי ורוחב הפס, זרם הקלט הנוכחי (in/R) לתוך זרם מלא:

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(ב) ,9) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

בפועל, דגימות אמיתיות מציגות אי-ידיות כגון רווח סופי, זרמי הטיה קלט, מתח מכווץ ורוחב פס סופי.גורמים אלה מגבילים את הדיוק הנימוס נמוך ותגובה גבוהה של אינגרה.הבנת המגבלות הללו היא הצעד הראשון לקראת עיצוב מוצלח.

שיקולים עיצוביים

בחירה של Op-Amp

הדגה היא הלב של האינטגרטור הפעיל.לאינטגרציה מדויקת, יש צורך ב-O-amp:

  • (ב) [13] ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0) רווח גלוי-loop:FLT:1Build-bandwidth המוצר (GBWP) קובע את הגבלת התדר העליונה. עבור תדרים שבהם רווחו של האינטגרטור גבוה, רוחב הפס חייב להיות מספיק כדי למנוע שגיאות שינוי שלב.
  • (ב) [ה]] [ה]]] [ה]] [ה]]], [ה]]][ה]]]], [ה]]], [ה]]]][ה]]], [התחילה] [ה], [ה]]]], [התחילה]] [ה] [ה]], [ה]] [ה[ה]]]] [ה[ה[ה]]]]]]]] [ה[ה[ה[ה[ה[ה[ה]]]]]] [ה[ה[ה[ה]]]]]]], [ה]] [ה]]]]]]] [ה]]] [ה[ה[ה[ה[ה[ה[ה[ה[ה]]]]]]] [ה[ה]]]]]]]]]]] [ה[ה]]] [ה]]]]]]] [ה[ה[ה[ה[ה[ה[ה]]]]]]]]]]]]]]]]]] [ה[ה
  • (FLT:0)Lowרעש:FLT:1 עבור יישומים עתירי דינמיים גבוהים, לבחור דגימה עם צפיפות רעש מתח נמוך (למשל, ADA4528 עם 1.2 nV / ⁇ Hz).

(FLT:0)Texas Instruments's Op-amp Selection Guide, מספק נקודת התחלה מועילה לזיהוי מכשירים מתאימים המבוססים על דרישות ביצועים.

ערכים וזמן קבוע

המוצר R × C קובע את זמן האינטגרציה קבוע ( ⁇ =RC) ⁇ גדול יותר מניב שילוב איטי יותר (פלט נמוך יותר amplitude עבור קלט נתון), בעוד ⁇ קטנה יותר מייצרת תגובה מהירה יותר אך עלייה גבוהה בתדרים נמוכים, אשר עלול לגרום לשקיקה.הבחירה המעשית של R ו- C כוללת עצירות סחר:

  • (FLT:0)Resistor RIR:FLT:1 בחר ערך כי, עם ה ⁇ הרצויה, מניב גודל קיבול סביר.ערכים R טיפוסי טווח מ 1 k ⁇ ל 1 M ⁇ גדול מאוד מתנגדים (>10 M ⁇ ) מגביר את הרגישות לרעש ודלפת PCB.
  • (FLT:0)Capacitor CIR:FLT:1 השתמש ב capacitors נמוך (למשל, פוליפרופילין, פוליסטרון, C0G קרמיקה) כדי למזער את הסחף.
  • (ב) [ה]הרווחה של ה-[[1924]] היא: 1/[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]], [[[[1924]]]]]]]]]]]]]]]]]]]], [[[[1924]]]]]], [[[[1924]]]] [[[[1924]]]]]]]]]] [[[[[[1924]]]]

תחנות כוח ותחנות וולט

אינטגרטור Active Integrators מופעל בדרך כלל מאספקה כפולה (±VFearLT:0 sFelople:1) כדי להתמודד עם אותות קלט דו קוטבי ולשמור על התנופה ליניארית. ±VFple ורעש ישירות לתוך דגימת; לכן, להשתמש הרגולטורים ליניאריים נמוכים-נוכיים מספיק עקפים capacitors nF קרמיקה + 10 μF טנטלום) קרוב לנקודות הכוח.

עבור פעולות חד-פעמיות (למשל, 5 V), הקלט הלא-מכוון חייב להיות מוטה על בסיס וירטואלי (VirFLT:0) 0,0) כדי לאפשר שילוב חיובי ושלילי קלט זה מוסיף מורכבות ודורש הפיכה קפדנית אם DC מופרז.

המונחים: Voltage Compensation

לכל דגימת ה-VFLT:0 (osFLT:1) כי כאשר משולב, מייצר טעות של הגדלת לינארית (או ירידה) אפילו עם אפס קלט.

  • השתמש בדג עם אולטרה סגול VigFLT:0oscioFLT:1 (למשל, OPA188 עם 25 מיקרוV max).
  • הוסף מדפי Poweriometer או השתמש ב- Auto-zero/chopper-stabilized Op-amps (למשל, LTC20.57)
  • כולל מתג איפוס (למשל, MOSFET על פני ה- capacitor) או מנגנון איפוס תקופתי במערכת כדי לשחרר את ה- capacitor ולבנות מחדש מצב ראשוני ידוע.

סודיות וניתוח

תגובה ל-Frequency

הפונקציה ההעברה האידיאלית בתחום התדר הוא H(j ⁇ ) = 1 / (j ⁇ R C) התגובה גודל מתגלגל ב -20DB / Decade, והשלב הוא +90 ° (כיוון שהפלט מחלחל ל קלט על ידי 90 מעלות בשל האינטגרציה וההסתירה) עבור דגימות אמיתי, רווח של integrator בתדרים גבוהים מוגבל על ידי הדגמת של Op-WLC שבו הוא פתוח.

(ב) [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

תנאים ראשונים ו- איפוס

במערכות רכישת נתונים, האינטגרטור חייב לעתים קרובות להיות לאפס לתוך מתח ידוע (למשל, אפס) לפני כל מרווח מדידה. שיטה פשוטה היא להציב מתג אנלוגי NMOS או CMOS (כגון CD4066 או מתג אנלוגי ייעודי) על פני המפנה.

אתגרים אמיתיים

Saturation and איפוס

ללא נתיב משוב DC, תפוקת ה-Integrator תסחף לעבר אחת ממסילות האספקה בשל זרם מתח וטיה מחלחל, בסופו של דבר ישבת.גם עם RevolveFLT:0fearFLT:1, קלטות נמוכות וקידוד נמוך גדולות עלולות להניע את הפלט לתוך ריצוף.שימוש באספקה כפולה עם טווח גדול יותר ולעקוב אחר הפלט כדי לגרום לאסטרטגיות נפוצות.

רעש ומגן

⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

  • השתמש בהתנגדות לסרט מתכת עם רעש נמוך (Alf Carbon comp).
  • בחרו בדגימות עם צפיפות רעש נמוכה, במיוחד מתחת ל-1 kHz.
  • חסם את לוח המעגל עם שפך נחושת מעומק ושומר על לולאת משוב קטנה פיזית כדי להפחית את ההפיכה הקפיבית.
  • השתמש כבלים קואקסיאליים מעוותים או קואקסיאליים עבור אותות קלט בסביבות רועשות.

טמפרטורה Drift

הן R והן C יש חסכוני טמפרטורה המשפיעים על האינטגרציה קבוע על הטמפרטורה.בחר רכיבים עם TC נמוך (למשל, ±25 ppm / ° C עבור מתנגדים, ±30 ppm / ° C עבור C0G capacitors) אם יציבות טמפרטורה קיצונית נדרשת, השתמש ב- מתכת התנגדות ו- NPO capacitors.

המונחים:

פריסת PCB גרועה יכולה להרוס את הביצועים של integrator.ההנחיות של פריסת מפתח כוללות:

  • הניחו את רפיטור משוב ומתנגד קרוב ככל האפשר לסטת הקלט של הדג.
  • שמור על הקלט קצר וגן עליו מפני אותות דיגיטליים.
  • השתמש במטוס קרקע ובסיס אנלוגי ודיגיטלי נפרד עם חיבור חד-פעמי (star Grounding).
  • להימנע הצבת עקבות גבוהות של ⁇ ליד מעגל אינגרה.
  • עבור אינטגרטורים רגישים, לשקול שימוש טבעות שמירה סביב קלט מופנם כדי למזער זרמי דליפה.

בדיקות ו-Celbration

המונחים:

בדיקה של אינגרה פעילה בדרך כלל דורש גנרטור פונקציה (לייצר חטא, ריבוע או משולש גלים) וoscilloscope. השתמש באספקת חשמל נמוכה ולאשר ציוד בדיקה באמצעות כבלים מוגנים.לפני החלת קלט, למדוד את הפלט הבסיסי שנסחף עם הקרקע קלט; זה חושף כל בעיות מרתיעות או הטיה נוכחיות.

המונחים: waveform Verification

(ב) לקלט גל מרובע, הפלט של ה-Integrator צריך להיות גל משולש (מדרון חיובי במהלך קלט חיובי, מדרון שלילי במהלך קלט שלילי) עבור גל חטא, הפלט צריך להיות גל קוסטין משתנה על ידי 90 מעלות (עם −1 /RC קנה מידה) לבדוק את amplitude ושלב נגד ערכים תיאורטיים.

השתמש ב-oscilloscope במצב הפיכה DC כדי לצפות בתנודות מלאה.בדוק כי הפלט אינו הסס עבור טווח קלט המיועד וכי מתג איפוס (אם נעשה שימוש) מפטר את ה- capacitor לחלוטין בתוך כמה מיקרו-שניות.

המונחים:

אם הפלט הוא נמוך מדי, להגדיל את הרווח על ידי הפחתת R (ואולי להגדיל C כדי לשמור את אותו RC) או על ידי הגדלת זמן האינטגרציה. כדי להרחיב דיוק נמוך, לאמת כי נקודת התוספת - 3 dB נקודה (התחילה על ידי RFLT:0fphFLT:1 ו- C) היא מתחת לתדירות הנמוכה ביותר של כוונון RF2: LT2 לפחות כדי להימנע מ- 10.

יישומים במערכות רכישת נתונים

אינטגרטורים פעילים הם בכל מקום במכשור מדויק.יישומים ספציפיים כוללים:

  • (FLT:0) צ'אנג מגבר: FLT:1 בשימוש עם חיישנים אדזואלקטריים כדי להפוך את המטען לתוך שיעור מתח לחלק הנוכחי (כלומר, תשלום מוחלט) התנגדות קלט הוא לעתים קרובות מושם, ואת הכניעה של החיישן מהווה חלק של רשת משוב.
  • (FLT:0) מינוף: FLT:1 במערכות אשר צריכות למדוד את הערך הממוצע של אות תקופתי, הפלט אינגרטור בסוף תקופה אחת הוא פרופורציונלי לערך הממוצע של הקלט.
  • (FLT:0) בקרים: FLT:1 המונח האינטגראלי (I) בקר PID מיושם באמצעות אינגרה פעילה.עיצוב נכון מבטיח שהבקר לא יתפתל (בטבע) בשל שגיאות אינטגראליות גדולות; מעגלים נגד-windup הם לעתים קרובות הוסיף.
  • (FLT:0) ,Accelerometer Signalמיזוג: FIRLT:1 , Integrating accelerometer's פלט מניב מהירות, ושילוב שני מניב עקירה.
  • (FLT:0) המדידות הרפואיות: 1FLT באלקטרוקרדיוגרפיה (ECG) ואלקטרומיוגרפיה (EMG), אינטגרטורים משמשים כדי למקם את האזור תחת גלימות ביואלקטריות, בסיוע בזיהוי זוועותיתרמיה.

(FLT:0) מאמר טכני של מכשירים אנלוגים על אינטגרטורים פעילים ב-IntegratorsFLT:1 מציע תובנות נוספות על השימוש שלהם בכלי נמוך.

פעיל נגד עבריינים פסיביים

בעוד ש-RC פאסיבי אינטגרטיבי הם פשוטים וזולים יותר, הם סובלים ממכשולים משמעותיים במערכות רכישת נתונים:

  • (ב) ,0) רגישות ל[[המאה ה-1]]: תפוקה של אינטגרטור פסיבי תלויה בעומס; התפוקה של האינטגרטור הפעילה מוצפת (התפוק התחתון).
  • (ב) למגבלות:0) להגבלות: 1FLT:1 לפורצים יש רווח מתח מקסימלי של 1 (לאון) ב DC; האינטגרטור הפעיל יכול לספק רווח גבוה עבור אותות נמוכים.
  • (ב) [ה]: [ה] [ה]] [ה]] [ה]] [ה]]] [הההתק"ב], [ה] [הה]]]"ה' [ה']'[ה']'[ה']'[ה']'[ה']'[ה']'''[ה']']'[ה'[ה']']'[ה']']''''[ה'[ה']'['[ה'[ה'[ה'[ה'[ה'[ה']']'['[ה'''[ה'[ה']']']']']']'[ה'[ה']'[ה']']']']']'['['['[']'['[ה']'['[']']'['[']']']'['['['['[']']'[']']']'['['['['['['[
  • (ב) ⁇ :0) ,"לא מגבר, הפלט נע בין דליפה ברשת ה-RC הפסיבי אינו מבוקר.

מסיבות אלה, אינטגרטורים פעילים מועדים לרכישת נתונים מדויקים, למרות העלות הנוספת והמורכבות של ציוד הדגה והכוח.

מסקנה

תכנון מעגל אינגרה פעיל לרכישת נתונים דורש תשומת לב זהירה לבחירה רכיב, מאפייני הדגה, וטכניקות פריסה מעשית. על ידי הבנת ה- Trading-offs בין זמן קבוע, דיוק ורעש, מהנדסים יכולים להתאים את האינטגרטור כדי לענות על דרישות מערכת ספציפיות. שילוב תכונות כגון מתג איפוס ומגן רעש מבטיח הפעלה אמינה אפילו בסביבות מאתגרות.

לקריאה נוספת על תכנון מערכת רכישת נתונים, שקול את המדריך של 0 National Instruments לנתוני רכישת יסודות רכישה 1 (הופנה מהדף ).