עיצוב מעגל אותות אנרגיה יעילה אותות עבור מכשירים ניידים

עיצוב מעגל אותות אנרגיה יעילה אותות עבור מכשירים ניידים

מעגלי מיזוג אותות יוצרים את ממשק קריטי בין חיישנים ליבת העיבוד הדיגיטלי של אלקטרוניקה ניידת.במכשירים מודרניים כגון טלפונים חכמים, עוקבים כושר, שתלים רפואיים, וחיישנים IoT, מעגלים אלה חייבים להפיק אותות אנלוגיים חלשים מסביבות רועשות, להגביר אותם לרמות ניתנות למדידה, לסנן את ההפרעות, ולהפוך אותם לנתונים דיגיטליים - כל זאת תוך צריכת חשמל מינימלי מסוללה מוגבלת.

האתגר העיצובי הוא רב-ממדי: כל פיסת כוח שנשמרה לא חייבת לבוא בעלות של יושרת אות, ביצועי רעש או טווח דינמי. מאמר זה חוקר את עקרונות הליבה, בחירות רכיב, התנצלות מעגלית וטכנולוגיות מתפתחות המאפשרות למהנדסים ליצור מעגלי התנת אותות שהם גם יעילים וגם ביצועים גבוהים עבור יישומים ניידים.

מדוע אנרגיה משפיעה על מצב אותות ניידים

מכשירים ניידים פועלים תחת תקציבי חשמל קפדניים, לעתים קרובות עם צריכת המערכת הכוללת בטווח המיקרואמפ ל- מילימטרים.שרשרת המיזוג של האות, הכוללת מגבר, מסננים, וממירים אנלוגיים-ל-דיגיטליים (ADCs), יכולים להסביר עבור 20–40% מסך הכוח הכולל ממשוך במערכת מבוססת חיישן.

עיצובים יעילים באנרגיה גם מאפשרים מקרים חדשים לשימוש.לדוגמה, ניטור בריאות מתמשך דורש אישורים אנלוגיים שיכולים לרוץ חודשים על סוללה של תאי מטבע. בדומה, חיישנים סביבתיים פרוסים במקומות מרוחקים להסתמך על מעגלי מיזוג אותות שיכולים לפעול במשך שנים עם קצירת אנרגיה.ללא אופטימיזציה זהירה, יישומים אלה יהיו לא מעשיים.

מימון של כוח חיזוי מעגלים Analog

כדי לעצב יעילות, עליך קודם להבין היכן הכוח עובר בהתחמשות אותות אנלוגיים.הגורמים הדומיננטיים כוללים:

• (ב) [13] ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (FLT:0) כוח דינמי: FLT:1, הכוח הנוסף הנצרכים במהלך עיבוד אותות, פרופורציה לתדירות, מתח אספקה, ועומס קיבולות.
• (FLT:0) שריפת הפסדים: 1FLT (בעיגולים דיגיטליים או מעורבים, מעבר מעברים לצרוך אנרגיה.הורדת מתח אספקה וצמצום הקפאות הטפילית יכול למזער את ההפסדים האלה.

תהליכים מודרניים של כוח נמוך, כגון CMOS מתקדם עם תת--1 V פעולה, לעזור להפחית את הכוח סטטי ודינמי.עם זאת, השגת רעש נמוך לעתים קרובות דורש זרמים הטיה גבוהה יותר, יצירת סחר יסודי בין כוח וביצוע רעש.

עקרונות מרכזיים לעיצוב מעגלי אנרגיה-אנרגיה

מספר עקרונות מנחים מסייעים למהנדסים לנווט את ביצועי הכוח באופן שיטתי.

בחרו את אדריכלות נכונה

לא כל התניות אותות להתנצלות הן שוות יעילות כוח. עבור אותות חיישן נמוך, אדריכלות מצטברת או oversampling יכול לחסוך כוח בהשוואה לגישה ניקוויסט במהירות גבוהה.

שימוש ב- Low-Power Components

(הופנה מהדף ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

ניהול חשמל חכם

רוב המכשירים הניידים פועלים בהתפרצויות - חיישנים דגימה מעת לעת ומוציאים את רוב הזמן בשינה עמוקה.עיצוב מעגלים שיכולים במהירות כוח, להתיישב, לסגור את התכונות קריטיות כדי לחפש כוללים:

• <חזק>Shutdown pin שמפרק את המעגל ההטיה הפנימית, צמצום I_Q קרוב לאפס (לעתים קרובות <1 μA).
• (ב) ,0) ,Power-down מדרגת ה- 1:1, שם זרם ההטיה מופחת באופן יחסי כאשר רוחב הפס אינו נחוץ.
• (FLT:0) מתח דינמי ותדירות (DVFS)Felo 1 ב ADCs ופילטרים דיגיטליים, התאמת כוח בהתבסס על דיוק וקצב העדכון הנדרש.

אופטימיזציה של Signal chain Gain ו Bandwidth

תכנון יתר של שרשרת האותות מבזבז כוח.לדוגמה, הגדלת אות חיישן לתנודה בקנה מידה מלא של 5 V כאשר ADC דורש רק 1 V בקנה מידה מלא פירושו המגבר צורב כוח נוסף כדי להניע מתח מיותר. בדומה, הגדרת רוחב פס מגבר הרבה פעמים גבוה יותר מאשר אות של ריבית מזמין רעש ומגדיל את הכוח.

המונחים: Low-Power Signaling

המונחים: amplifier

(ה) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

אנליסטים-to-Digital Converters

ADCs יעיל באנרגיה הם קריטיים.הצלחה-approximation לרשום (SAR) ADCs פופולרי עבור צריכת החשמל הנמוכה שלהם בהחלטות בינוניות (12-16 ביטים) Sigma-delta ADCs מציעים החלטה גבוהה אבל לעתים קרובות בעוצמה גבוהה יותר, אם כי גרסאות אולטרה-עוצמה כמו ה-FLT:0Texas Instruments ADSS08FLT 1 (כולל mW) משולבות, חיישנים חד-אוויריים, כגון שבבים, חיישנים חד-AF-מתאים, חיישנים (FLT) ו-מתאים).

קישור חיצוני:0 (Analog Devices Low-Power ADC Selection Guide)

המונחים:

רזי, capacitors, ו inductors להשפיע גם על יעילות כוח.שימוש בהתנגדות גבוהה ערך להפחית את הזרם ברשתות דיבידנדים מתח אבל מגביר רעש תרמי. בחירת capaciacitors עם דליפות נמוכה חשוב עבור מעגלים מדגם-and-hold ב ADCs. שבו אפשרי, לשלב מתנגדים ו capacitors על שבב כדי להפחית את העומס paracytic ואת האזור.

שיטות ניהול כוח בפירוט

מצבי שינה וחובה אופניים

הטכניקה היעילה ביותר למכשירים ניידים היא רכיבת אופניים: שרשרת מיזוג האות פעיל רק לזמן קצר לרכוש מדגם, ולאחר מכן מופעלת למטה. החיסכון בכוח הוא פרופורציה למחזור החובה.לדוגמה, חיישן שמצביע פעם לדקה עם 10 מ"מ זמן רכישה יש מחזור חובה של 0.017%, חיסכון מעל 99.9% של הכוח בהשוואה למבצע מתמשך.

דינמיות Bas הנוכחית הסתגלות

כמה מגברים מתקדמים ו- ADCs מאפשרים לזרם ההטיה להיות מותאם באופן דינמי באמצעות סיכה שליטה או ממשק דיגיטלי.כאשר רוחב פס גבוה או רעש נמוך נדרש, ההטיה מוגברת; במהלך תקופות של idle, זה מופחת.טכניקה זו, המכונה "הטיה אדפטית", יכול להוריד כוח ממוצע ללא הקרבת ביצועים גבוהים.

תגית: Voltage Scaling

צריכת חשמל במעגלי CMOS מקנה באופן חד-משמעי עם מתח אספקה.שימוש במתח ההיצע הנמוך ביותר (למשל, 1.8 V במקום 5 V) מפחית באופן דרמטי את הכוח. מרכיבים רבים של כוח נמוך מוגדרים לפעולה עד 1.65 V. עבור מעגלים הדורשים מתח גבוה יותר עבור החיישן, משאבה מטען יכול לשמש רק עבור החיישן בעוד שהסימן פועל במתח נמוך יותר.

אופטימיזציה של פולומציה עבור כוח נמוך

Instrumentation Amplifiers

מסורתי שלושה-op-amp מכשירים מגבר לצרוך כוח משמעותי בשל השלבים הרבים של גבוה-מחדש. עבור יישומים ניידים רבים, דגימה דו-פ או דגימה יחיד-דגימה עם נוגדנים מדויקים הוא יעיל יותר. לחלופין, באמצעות aFLT:0-זמנית-backfeedation amplifier 1LT (למשל, LT2Alogback) יכול לספק מתח נמוך יותר מ-R.

פילטרים Switched-Capacitor

עבור אנטי-aliasing או אות פילטרים, מעבורת-capacitor (SCFs) מציעים יעילות כוח גבוהה בהשוואה לפילטרים פעילים בתקופות ארוכות ברציפות בתדרים בינוניים. SCFs משתמשים מתגים ו- capacitors כדי לדמות מתנגדים, ואת תדירות הקיצוץ שלהם נקבע על ידי קצב השעון, אשר ניתן בקנה מידה למטה כדי לחסוך כוח. הם משולבים היטב על-chip ו נמצאים בדרך כלל בחתימות.

צ'ופר-סנטיליזציה Amplifiers

(הופנה מהדף ייצוב של צ'ופר (Celagation) הוא טכניקה שמפחיתה 1/f רעש וירידה מבלי לדרוש טרנסג'נדרים גדולים שצורכים יותר כוח.מגברים אלה אידיאליים עבור מדידה נמוכה, גבוהה (למשל, זנים, thermocouples) ובדרך כלל יש IFLT:0QFIRLT:1 בעשרות המיקרו-Fás) כולל דוגמאות: LT5Apán5 (A) ו-ALT5A)

אנרגיה-החמרה של החזית-סוף

בחיישנים מונעים את עצמם, מעגל הסימון עצמו עשוי לפעול מתוך אנרגיה מצירפתקת.ל-ראשי חזית אולטרה-עוצמה מיוחדים, כגון ה-FLT:0STMielectronics STNS01FLT:1 או ה-FLT:2Texas Instruments BQ25570FLT 3: 3, כולל ממירים וניהול כוח שיכולים להתחיל ממתחים נמוכים כמו ננו- 100Vers לעתים קרובות משלבים רק את מערכת ההפעלה.

המונחים:

צמצום השפע

הגדלת אות יותר מנדרש לא רק לבזבז כוח, אלא גם מציגה רעש ועיוות.אם פלט החיישן כבר כמה מ"ל וולט, רווח של 10 עשוי להיות מספיק עבור 12 סיביות ADC, ולא רווח של 100. השתמש במגירים הניתנים לתוכנה (PGAs) המאפשרים למערכת להתאים את הדרגה, לחסוך כוח כאשר רווח גבוה אינו נחוץ.

פילטר

מסננים פעילים צורכים כוח הן את המגבר והן את רשת משוב. עבור אותות נמוכים פסיליים, מסנן RC פסיבי לפני ADC או באמצעות מסנן הזמנה ראשונה פשוט יכול להיות מספיק ולא לצרוך שום כוח.אם חד יותר רול-off הוא צורך, לשקול מסנן בעל כוח נמוך מחלף כוח עבר שינוי או מסנן דיגיטלי לאחר ADC, כמו סינון דיגיטלי הפך כוח מאוד יעיל בתהליכים תת-מיקרוניים עמוק.

Data Converter Architecture

הבחירה של אדריכלות ADC משפיעה באופן דרמטי על כוח.עבור מהירות נמוכה (ראה:0) 1 MHz), צינורות ADCs להיות נחוץ אבל הם כוח-הונגריה; עבור מכשירים ניידים, הם בדרך כלל משמשים רק עבור וידאו או תקשורת מהירה.

Balancing Performance and Power: Trade-offs and Practical Considerations

כל החלטה עיצובית כוללת הסכם סחר- off.השולחן הבא מסכם את הבורסות הנפוצות שנפגשו בהתנורות אותות בעוצמה נמוכה:

Trade-off	Improving Power	Potential Impact on Performance
Lower IQ op-amps	Lower static power	Higher noise, lower bandwidth, higher offset drift
Lower ADC sample rate	Dramatic power reduction	Aliasing risk, higher latency, reduced signal bandwidth
Reduced supply voltage	Quadratic power savings	Reduced dynamic range, lower SNR, increased vulnerability to noise
Simpler filtering (passive)	Zero power for filter	Poor stopband attenuation, larger board area, load effects on previous stage

המפתח הוא להבין את הביצועים המקובלים המינימליים עבור היישום ולאחר מכן לפעול קרוב לגבול זה ככל האפשר.לדוגמה, במוניטור קצב לב מותני פרק כף יד, רוחב הפס האות הוא < 5 הרץ, ורזולוציה של 16 סיביות היא overkill - 10bit ADC עם תוספת מתאימה יספיק, המאפשר שימוש ב-Nanopower SAR ADC.

אתגרים במצב אותות נמוך

למרות הזמינות של רכיבים בעלי כוח נמוך, כמה אתגרים נמשכים:

• (FLT:0) רעש לעומת כוח:FLT:1, זרמי הטיה התחתונה מגבירים באופן טבעי רעש תרמי ורעש flicker. ייצוב צ'ופר מסייע לתדרים נמוכים, אך עלולים להציג רעש בתדר החיתוך.
• (FLT:0)Start-up Time:FLT:1 מגברי ננו-כוח רבים יש זמני התחלה איטיים (מיקרו שניות למילימטרים), אשר יכולים להגביל את יעילות הרכיבה אם המעגל חייב לחכות ליישב.
• (FLT:0) ,Temperature Stability:FLT:1, מעגלים של כוח נמוך רגישים יותר לטמפרטורה סחף כי הם לעתים קרובות מסתמכים על פעולת הרתיעה החלשה, שהיא תלויה בטמפרטורה.
• (FLT:0)המשך שינוי: 1FLT) וריאציות תהליכים יכול לגרום לתפוקה רחבה יותר התפשטה טרנזירים אולטרה-נמוכים, הדורשים יותר שולי בעיצוב.
• (ב) מכלול האינטגרציה:0) שילוב אנלוגי ודיגיטלי באותו מוות בצומת מתקדם מציג בעיות הפיכה רעש ואספקה שיכולה לזלזל באיכות האות.

התמודדות עם אתגרים אלה לעתים קרובות דורש פריסה זהירה, שימוש טבעות שמירה, מרתיעים קפקאים, ואולי קלמנט דיגיטלי או טריוט במבחן.

טכנולוגיות מתפתחות וכיוונים עתידיים

מחקר במעגלים אנלוגיים יעילים באנרגיה ממשיך לדחוף את הגבולות.מגמות מפתח כוללות:

אולטרה-נמוך מבצע (Sub-0.5 V)

באמצעות טרנזיסטורים של Schotky-barrier או טכניקות צף, החוקרים הראו מגברים הפועלים ב 0.3 V. בעוד עדיין לא הזרם המרכזי של מוצרים בעלי שם גבוה, טכנולוגיות אלה מבטיחות להפחית את צריכת החשמל על ידי פקודות של גודל בעתיד.

אנרגיה-החרפת אינטגרציה

חומרים חדשים כמו FLT:0 gallium nitride (GaNancy) 1 ו-FLT:2gallium oxideFLT 3) מאפשר להמיר כוח עם יעילות גבוהה ברמות כוח נמוכות מאוד, המאפשר את מעגל התניה של האות להיות מופעל לחלוטין על ידי מקורות אנרגיה משולבים (בריק, אור, ⁇ טמפרטורה).

Machine Learning for Adaptive Power Management

(הלימוד מכונה מבועת יכול לחזות את איכות האות הנדרשת ולהתאים את הפרמטרים המעגליים (ג'ין, קצב הדגימה, זרם הטיה) בזמן אמת, זה מקטין את צריכת החשמל הממוצעת תוך שמירה על הביצועים בתקופות קריטיות.חברות כמו FLT:0SyntiantigFLT:1 ו-FLT:2AmbekFLT 3 מובילות בתקופות עצביות אולטרה-נמוכות שניתן יהיה למזגן עם נוסחאות עם לוגיות.

תהליכים מתקדמים Nodes ו Analog ASICs

אנלוגיה מלאה ASICs ב 28 nm או 22 nm FD-SOI יכול לשלב את שרשרת האות כולה עם כוח מינימלי.זמינות של תהליכים דיגיטליים ידידותיים אנלוגיים מאפשר למעצבים לסחור באזור עבור כוח ביעילות רבה.

קישור חיצוני:0 (העיצוב האלקטרוניקה: Ultralow-Power Analog Front Ends for IoT SensorsFLT:1

דוגמה מעשית: חיישן טמפרטורה דלת כוח נמוך - Front-End

כדי להמחיש את העקרונות, לשקול גליגר טמפרטורה מופעל סוללות כי חייב לפעול במשך שנה על תא מטבע CR2032 (225 mAh) חזית חיישן כולל armistor, מגבר גשר, ו 16 סיביות SAR ADC. המטרה היא לשמור על הצריכה הממוצעת מתחת 25 μA.

אפשרויות עיצוב:

• (ב) ,0) , (ב) , [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) ⁇ :0;5=1=1=1=1=1=1=1 ⁇ -bit SAR ADC עם IvyFLT:2QFLT 3=10 μA (אקטיבי) ו- 0.1 μA (כוח-החלופה) אותו מחזור חובה (הממוצע 0.01 μA + 0.1 μA=1 μA).
• (ב) ויקרא י"ד): "התייחסות פנימית של ה- ADC, או התייחסות למתח נמוך של כוח-עוצמה כמו FLT:2MAX6034FLT 3: 3 עם IIRFLT:4QFLT:5= 1 μA, באופן קבוע, אך נמוך מאוד.
• (ב) ⁇ :0 (החלו):0 (הבא) מ"מ: ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

ממוצע ממוצע מוחלט: - 3-4 μA, היטב בתוך התקציב 25 מיקרוA, המאפשר שנים של ניתוח.הדוגמה מראה כי רכיבה על אופניים חובה מפחיתה את הכוח הקדמי לרמה רשלנית בהשוואה למיקרובקר.

מסקנה

תכנון מעגלי התניה יעילה באנרגיה למכשירים ניידים הוא מאמץ רב-פנים הדורש הבנה עמוקה של התנהגות מעגלית אנלוגית, טכניקות ניהול חשמל, ומבצעי מסחר.על ידי יישום עקרונות כגון רכיבה על אופניים חובה, נמוך-IFLT:0QuaFLT:1 בחירת רכיב, אספקת מתח, וטיה מתאימה, מהנדסים יכולים להשיג רשתות אותות כי לצרוך microamps בעוד לספק את הדיוק והחיישנים הדרושים על ידי חיישנים מודרניים.

העתיד יביא אפילו מתחים נמוכים יותר, איסוף אנרגיה משולב וניהול כוח אינטליגנטי המונע על ידי למידת מכונה.כפי מכשירים ניידים ממשיכים לכווץ וטכנולוגיה סוללות מתקדמת לאט, יעילותו של החזית האנלוגית תישאר שונה קריטית.מהנדסים אשר מאסטרו טכניקות אלה יהיה מצויד היטב כדי לעצב את הדור הבא של מכשירים לבישים, מושתלים ומרחיקים.

קישור חיצוני:0 (FLT:0) דוח יישום: שיקולים עבור Low-Power Signal Conditioning