הקדמה ל Active Frequency Doubling with Op Amps

תדירות הכפלת היא טכניקה בסיסית בתדירות רדיו (RF) הנדסה, המאפשרת לדור של אותות בדיוק פעמיים את תדירות של מקור קלט.תהליך זה קריטי ביישומים כגון סינתזה תדירות, מודולציה, וסמן את הסגידה, שבו הדור ההרזיה המדויקת נדרשת כדי להשיג רמות יעילות יותר של פיזור מעגל יציב, אשר נבנה סביב מגבר תפעולי (Ops) מציעים גישה תכליתית וגבוהה כדי להכפיל את התדר, בניגוד לפתרונות המבוססים על ידי גירוי מעגלי, ובכך להשיג יעילות נמוכה יותר, כדי להשיג יעילות נמוכה יותר, כדי להשיג יעילות רבה יותר, ולהשיג יכולת הסתגלות נמוכה יותר, תוך כדי להשיג שיפור מעגל יעילה יותר, תוך כדי שיפור מעגל יעילה יותר, תוך כדי שיפור מעגל יעיל יותר, כדי שיפור עצמי של תכונות מהירות יותר, כדי להשיג יותר, כדי שיפור עצמי של גירוי מעגלית יותר, והשגת יכולת הסתגלות נמוכה יותר, כדי שיפור עצמי, והשגת פתרונות בטווח נמוך יותר, כדי שיפור עצמי, כדי שיפור תפקוד נמוך יותר, כדי להשיג שיפור יעיל יותר, כדי שיפור יעיל יותר, תוך כדי שיפור עצמי של תכונות מהירות נמוכה יותר, כדי שיפור עצמי של תכונות מהירות נמוכה יותר, כדי שיפור עצמי של תכונות מהירות יותר, והשגת יכולת הסתגלות נמוכה יותר, כדי שיפור עצמי של גירוי מעגליות נמוכה יותר, כדי שיפור עצמי של גירוי מעגליות נמוכה

הבנה של תדירות doubling במערכות RF

תדירות הכפלת (הנקראת גם דור הרמוני שני) לוקח סינוס קלט בתדירות (FLT:0 ;fIRFLT:1 ומייצרת פלט עשיר בתוכן ב 203FLT:2freaph:3; הפלט האידיאלי יהיה גל חדיר בתדירות המוכפלת, אך מעגלים מעשיים בהכרח לייצר נזקי חשמל אחרים ושילוב בין- 2.

שקיפות ושקיפות אקטיבית Active Versus Passive Frequive Multipliers

(החלים התדירותיים של מעבר) מסתמכים על המאפיין הלא-לינארי הנוכחי-המורכב של שלבים (למשל, מחסנים של סקוצקי) או טרנזיסטורים מוטים בהתנהלות, הם פשוטים ויכולים לפעול בתדרים גבוהים מאוד (בטווח הג'נג'רנץ), אך הם בדרך כלל סובלים מאובדן המרה (התפוקה ב 2FLT:0phalrpletrated) הוא פחות מ-Falrateraterateraterateraterateraterateraterateraterateraterateraterateraterate.

טכניקות לתדירות Doubling

כמה מעגלים להתנצלות יכולים להבין תדירות הכפלת עם משככי עיניים.השיטות הנפוצות ביותר מבוססות על ניתוק אות קלט, באמצעות מחזר גלי מלא ואחריו מסנן, או הפעלת מכפיל אנלוגי IC. לכל גישה יש עצירות מסחר במונחים של מורכבות, רוחב פס, וטוהר הרמוני.

המונחים: amplifier

(ב) [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

קידוד מלא עם מסנן

(ב) ,התאמת גלית מלאה, אשר נבנתה עם ⁇ (למשל, באמצעות שתי דיודות ותצורה מסכמת) מייצרת פלט שהערך הממוצע שלו הוא פרופורציה לערך המוחלט של הקלט.לקלט הסינוסי, הסדרה הארבעהייה של גלי הגל המלאים, מכילה מרכיב חזק ב 2FalLT:0fFLT:1 (כ-42% מהתיקים) עם פילטרים פשוטים, אך ורק 2.

אנליסטים Multiplier ICs

(ב) , (ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

עקרונות עיצוב עבור Op Amp- Based Frequency Doublers

ללא קשר לטכניקת הריצוף שנבחרה, יש לעקוב אחר כמה עקרונות עיצוב כדי להבטיח ביצועים חזקים ונינוחים.

אופוס Amp Selection

(ב) להכפיל עד כמה מגה-הרץ, המוצר של Amp-bandwidth של המוצר (GBW) צריך להיות לפחות 10 פעמים את תדירות הפלט היעד כדי לספק רווח מספיק עבור רעש נמוך (למשל, 1 nV / ⁇ / ⁇ או פחות) חשוב להימנע מפחתת שלב של האות הכפול.

ניהול Basing ו- DC Offset Management

מעגלים מתואמים באופן טבעי לייצר די-סי מהפך משתנה עם amplitude קלט. זה offset חייב להיות הוסר לפני הפלט משמש, בדרך כלל באמצעות סדרה capacitor או מסנן גבוה.בנוסף, מתח mp מכווץ יכול לגרום אפילו הזמנה עיוות בבלוק ריצוף.com , שימוש בתבנית מדויקת עם קלט נמוך (למשל, <100 μset יכול להיות מוכפל לתוך זרם DIR) או מכווץ לתוך הילוך פנימי.

עיצוב פילטר

(ה) תפוקה של שלב החיתוך מכילה לא רק את 2FearLT הרצוי:0 (Fear) 1 רכיב ה- 1FLT, אלא גם מונח DCHz, את התדירות הבסיסית (FLT:2fuaFLT 3:2firFLT 3:) ופריטים נוספים מסדר גבוה יותר (3FLT:4FIRD) אינם חייבים לדכא את הפילטרים הראשונים של ה-D.

המונחים: non-Limit

אם באמצעות מעגל ריצוף או נזלת מבוסס טרנזיסטור, אלמנטים לא ליניאריים חייבים להיות מתאימים ליציבות טמפרטורה ושפל. Matched Transistor מערכים (כמו LM3046 או disrete כפול transistors) לספק מאפיינים עקביים.עבור שאטקי דיקול מכפילים, את המתח קדימה ואת capacitance חייב להיחשב עבור ניתוח גבוה סיבולת.

דוגמה: A Wideband Squaring Doubler

(ב) , עיין בעקרונות, בתבנית של כפל אנלוגיה של ריבוע (ה) לאחר ש-Abnbsp; ה-V2 (ב) ניתן לעיין ב-[[1924]], ב[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]

אתגרים ואסטרטגיות מייגציה

קוהרנטיות ומשמעת

כל מעגלי החיתוך הם לא ליניארים מטבעם, אשר יכול לייצר מוצרים בין-מודולציה כאשר הקלט מכיל תדרים מרובים. עבור חד-טון חד-פעמי, הדאגה העיקרית היא היחס של 203FLT:0frea מבטל 1:1 למרכיב הלא-מסוגל ונזקים תלת-ממדיים.coming a אנלוגי עם טובות על טווח המתח מצמצם את זה, אפילו מצמצם את העיוותים זעירים, אשר מוסיף עיוותים מוזר.

רעש ושלב Noise

תהליך החיתוך מכפיל את רעש הקלט, אשר יכול גם להכפיל רעש.רעש שלב הפלט של מכפיל תדר הוא באופן תיאורטי 6 dB גרוע יותר מאשר רעש בשלב קלט (כיוון שלב deviates מוכפלים) עם זאת, רצפת הרעש של ה-PTFalectr וכל מסנן נוסף יכול להציג השפלה נוספת.

גבולות בנדיוויים

או amp GBW ואת שיעור ה- RFew להגביל את תדירות הקלט המקסימלית. עבור תדרים מעל 10 MHz, מעגלים transistor דיסקרטיים או מכפילים RFIC (למשל, HMC188) מתאימים יותר. עם זאת, עבור רבים בסיס יישומים IF (למשל, 1-50 MHz), משככי מהירות גבוהה מודרנית יכול לבצע היטב.

טמפרטורה יציבות

רכיבים פעילים (op amp offset, diode קדימה מתחים, מכפיל קשקשים) סחף עם טמפרטורה. עבור מכפילים מדויקים, להשתמש באמפ עם טמפרטורות נמוכות coefficient (למשל, <1 μV / ° C) ואם אפשר, מכפיל טמפרטורה. a פשוט פועל לפעול כדי להפעיל את המעגל בסביבה מבוקרת או לספק cabration כי ניתן להתאים את התקופה.

תגיות Op Amp- Based Frequency Doublers

השילוב של רווח פעיל, סינון בלתי נפרד, וקלות של ספין-מדגם הופך את הכפליים של הדגה אטרקטיבי במספר הקשרים RF והמכשירים:

  • (FLT:0) אוספיילר המקומי Multiplication:FreaLT:1 oscillators גבישי נמוך-phase-noise בתדרים כמו 5 MHz ניתן להכפיל עד 10 MHz לשימוש ב- RF Transceivers או דור השעון.שימוש ב- סמן כפול של ספקטרום משמר את הרעש בשלב הנמוך אם תוכנן בזהירות.
  • (FLT:0)Modulation and Upconversion: FIRLT:1 במודולטורים חד-צדדיים, את הכפלת תת-קרר ניתן לשלב עם מכפיל אנלוגי כדי לייצר נושאת RF נקייה.
  • (FLT:0) ציוד ציוד:001 גנרטורים אותות ודלפק תדירות כוללים לעתים קרובות כפול להרחיב את טווח הפלט שלהם.פתרון של הדגה מאפשר רווח מותאם וסינון מובנה כדי לייצר אות מבחן נקי.
  • (FLT:0) שבילי משוב PLL-Locked Loop (PLL) Frequency Synthesis: (ראהים) ®PLT:1 , PLL לפעמים דורשים כפולר תדירות כדי ליצור התייחסות גבוהה יותר להשוואה של שלב.
  • (FLT:0)Doppler Radar ו להפיץ SpectrumtureFLT:1: במערכות מכ"ם מסוימות, תדירות קבועה מוכפלת כדי ליצור גלפור מורכב לאיתור מטרות.

על ידי מינוף הדיוק והתוכנית של אפוקליפסה מודרנית, מהנדסים יכולים לעצב מכפילים בתדרים כי הם קומפקטיים וגבוהים, במיוחד באזור נמוך-ג'רצץ שבו מרכיבים פעילים דיסקרטי עדיין מציעים יתרון.

מסקנה

תכנון מעגלים פעילים עבור מכפיל תדירות עם משככי גליות מספק נתיב גמיש ויעיל לייצור אותות הרמוניים במערכות RF. בין אם באמצעות מגבר מתפתל, מאמת גלי שלם עם סינון, או מכפיל אנלוגי, המפתח להצלחה עומד בבחירה זהירה של מערכות מדידה מהירה יותר של מוטציות ואלמנטים לא ליניאריות, הטיה נאותה לנהל DCs, ועיצוב חזק כדי להפחית את הפילטר הכפול של כמה מהר יותר, בעוד שעדיין נמוך יותר, דורש שיפור איטי של שיטות מדידה גבוהה.

(ב) ◄ .

  • (ב) ,0) מכשירים אנרכאליים - הערה בקשה: שימוש באנליסט אנליג Multiplier כתדירות כפולה
  • (ב) ⁇ 0 (Texas Instruments) - Op Amp Selection Guide for RF and High-Speed ApplicationsssveFLT 1
  • (ב) עיצוב אלקונומי (FLT:0) - תדירות מינון עם מגברי משנה (AmplifiersFLT)