The Case for Reconfigurable FPGAs בעיבוד אותות הסתגלות

עיבוד אותות הסתגלותי מייצג את אחד התחומים התובעניים ביותר במערכות משובצות מודרניות.החומרה חייבת להגיב לתנאים משתנים במהירות - דפוסי גינון, ערוצים מתפתלים, תקני פרוטוקול מתפתחים, דרישות דחיסה בזמן אמת - כל זאת תוך שמירה על עצלות ועומס גבוה.הגדרה מחדש של FPGAs התפתחה כפתרון אבן הפינה, משום שהם משלבים באופן ייחודי את הגמישות של תוכנה עם הביצועים של חומרה ייעודית, במקום לתקן יכולת עיבוד אוטומטית של מכשיר אחסון מסוג זה, לא יכול להפוך את האלגוריתם של חומרה חדשה לחלוטין.

המקרה הכלכלי משכנע באותה מידה.פיתוח אלגוריתם עיבוד אות יחיד יכול לעלות מיליוני דולרים ולקחת שנים. גישה מבוססת FPGA מאפשר את אותה פלטפורמה חומרה לשרת יישומים מרובים על מחזור החיים שלה, עם שדרוגים שדה המסופקים כקבצי bitstream ולא לוחות חדשים. for Defense, aerospace, תשתיות תקשורת, ומכשירים מתקדמים, גמישות זו מתורגמת ישירות בעלות מופחתת של זמן מהיר יותר עבור יכולות חדשות.

יסודות אדריכליים של FPGAs

FPGAs מודרני בנוי ממרק צפוף של בלוקים לוגיים configurable (CLBs), חוסם RAM (BRAMs), עיבוד אותות דיגיטליים (DSP) פרוסות, ומהירות גבוהה I / O Transceivers, כל מקושר על ידי מכשיר routing בעל מסגרת תוכנית (BRAM), ההבחנה האדריכלית המרכזית של AFLT:0reurable DispLT 1FGA בתצורה של תאים פנימיים, בדרך כלל, כולל זיכרון SRAM (I) יכול להיות מופעל עם תאים אחרים.

האדריכלות מבוססת העמודה היא יסודית להבנת תצורה חלקית.לוגיקה, זיכרון ומשאבים DSP מחולקים בעמודות אנכיות, ו- תצורה bitstream מסודרים כסדרה של מסגרות המתאימות לפריצות אנכיות אלה.שלבים חלקית (PR) ממנפיקים את הפריסה הפיזית הזו על ידי הגדרת אזור מתוכנן קומה הנקרא חסימה שניתן להחליף בעוד שאר הבד ממשיך לפעול, כלומר, כלומר, ממשקים יציבים ומעבדים, כולל מערכת עיבוד, אשר מתפקדים, כולל של אבטחה, אשר מתפקדים, כולל, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כולל תהליכי עיבוד של מערכת עיבוד של אבטחה, ותפקוד מערכת הפעלה יציבה, כולל של מערכת עיבוד, כולל של מערכת עיבוד של מערכת עיבוד, כלומר, כולל של אבטחה, כולל של אבטחה, כולל של מערכת הפעלה מחדש של אבטחה, ותפקוד, כולל של מערכת הפעלה מחדש של מערכת עיבוד, כולל של מערכת עיבוד, כלומר, כולל של תפקוד המערכת עצמה, כולל של תפקוד המערכת הממשקים, כולל של מערכת הפעלה מחדש של מערכת הפעלה מחדש של אבטחה, ללא שינוי יציב, כולל של מערכת עיבוד, כולל של מערכת עיבוד, ללא שינוי אבטחה, ללא שינוי יציב, כולל מערכת הפעלה מחדש של מערכת עיבוד, אשר מופעלת, כולל של מערכת הפעלה מחדש של מערכת הפעלה מחדש של מערכת הפעלה מחדש

זיכרון התצורה עצמו מאורגן בהיררכיה.ברמה הנמוכה ביותר, מסגרות התצורה מייצגות את היחידה הקטנה ביותר של bitstream. A טיפוסי Xilinx ייתכן שיש מסגרות המשתרעות על פני הגובה המלא של אזור השעון, המכילה את ביט התצורה של תאים לוגיים, routing Multiplexers, ו-DSP הגדרות פרוסות בתוך קטע זה.

מדוע עיבוד אותות הסתגלות דורש שינוי

אלגוריתמים מתאימים כגון ריבועים (LMS) מסננים, מחזירים לפחות ריבועים (RLS) מסננים, Kalman מסננים, ו-Neative-network מבוסס ברציפות להתאים את התקני ה- coefficients שלהם בהתבסס על נתונים נכנסים נתונים סטטיסטיים על יחידות קבועות של ASIC, עדכונים אלה מוגבלים על ידי אלגוריתם קשיח שנועד לאלגוריתם ספציפי.

היתרונות מרחיבים מעבר להתאמה אלגוריתמית טהורה. תצורה חלקית דינמי מאפשרת שיתוף משאבים לאורך זמן. במקום לציין פרוסות DSP לכל פילטר אפשרי כי המערכת עשויה להיות צורך, קבוצה קטנה יותר של משאבים יכול להיות משותף זמן: מסנן אחד נטען בעוד אחד הקודם משלים את הפלט שלה פרץ, עם מתג המתרחש במהלך מרווח מוגן.

יתרון נוסף שנראה לעתים קרובות הוא היכולת להתאים במדויק. מקבילה הסתגלותית עשויה להתחיל עם דיוק צף מלא בשלב הכשרה ראשונית כדי להשיג התכנסות מהירה, ולאחר מכן לעבור ליישום קבוע ברגע שהאפקטים התואמים לייצב.הגרסה הקבועה-נקודתית צורכת כוח דינמי פחות משמעותי, ויכולה להיות ארוזה בפחות משאבים לוגיים, ומאפשרת ערוצים או עיבוד להיות מיידיים בקיבולת המשוחררת רק עם יכולת מרקומת.

עקרונות עיצוב עבור עיבוד אותות ניתנים להגדרה

מתינות וחלוקת

מערכות יעילות להגדרה מחדש מתחילות עם גבול סטטי / דינמי מוגדר היטב.האזור סטטי מכיל את כל פונקציות התשתית: דור השעון והפצה, בקרי זיכרון, ממשקים סידוריים מהירים (PCIe, Ethernet, JESD204B), ואת בקר התצורה מחדש של עצמו, חסימת תאים דינמיים, או חלוקה מחדש של אופוס (RPs), מארחים את ליבות בפועל כי צריך להחליף אחד.

החלטות חלוקתיות יש השלכות מרחיקות לכת.גישה בעלת ערך רב עם RPs קטנים רבים מציעה גמישות מקסימלית אבל מגבירה את המורכבות של תכנון הרצפה ואת ראש בקרים של תצורה מחדש. גישה מוטבעת עם פחות, RPs גדול יותר מפשט את העיצוב אך מפחית את הגמישות של הסתגלות.

מקסמת השקיפות והפיפטה

חומרה FPGA משגשגת על צינורות עמוקים ומקבילות נתונים רחבות.עבור מסננים הסתגלות, ארכיטקטורת מקבילה מלאה תהליכים כל דגימת קלט עם מספר רב של טאפאס בו זמנית, השגת דרך לוחות של מאות מגה-הרץ אפילו עבור נתונים מורכבים-ערך.האספקט התצורה חייב לא לשבור את הצינור הזה.מעצבים לעתים קרובות להשתמש בתצורה כפולה-מסוגים כך מבנה חדש יכול להיות preloaded מראש להחלפה מדויקת של תפקוד מיידי של תאים דינמיים עם דינמית על ידי תאים מתקדמים, ללא יכולת מופעלת לחץ דם מופעלת באופן מיידי או ממוקדים באופן מיידי, גם על ידי תאים מתקדמים.

פישוט משפיע גם על אסטרטגיית ההגדרה מחדש.שרשרת עיבוד מרופדת עמוק עשויה לקחת אלפי מחזורי שעונים כדי לנקז לחלוטין לאחר הקלט נחתך.מנהל הרפורמה חייב לקחת בחשבון את עומק הצינור הזה כאשר תזמון החלפת, או על ידי המתנה לצנרת לרוקן באופן טבעי או על ידי הוספת מחזור פלוש.ביישומים זורם שבו לא ניתן לעצור, כפול BRAM ב-FIFO בגבול של דגימות ממושכות, תוך כדי לספוג עיבוד חלקי.

חידוש דינמי ללא זמן

בקרים בהגדרה חלקית חייבים לנהל את נמל התצורה של ICAP או שווה ערך עם תזמון מדויק.מסגרות כמו הפונקציה דינמי של Xilinx eXchange (DFX) ואת השיקום החלקי של אינטל עבור Agilex לספק זרמי כלים אוטומטיים, אבל שליטה ברמה נמוכה דורשת לעתים קרובות מערכת ייעודית של החלפת מידע על ידי מערכת הפעלה חלקית של מחיצה או מטווח קצר לאחר זמן קצר לאחר מכן - או קצר לאחר מכן, הוא חיזרבליקת אותות מטווח קצר לאחר מכן - או קצר לאחר מכן, עם מחזור זמן קצר לאחר מכן - או קצר לאחר מכן, הוא חיזרת תאים בודדים של מחזור זמן קצר לאחר מכן - או קצר לאחר מכן - מטווח קצר לאחר מכן, הוא חיזרמים של מחזור זמן קצר לאחר מכן - מטווח קצר לאחר זמן קצר לאחר מכן - או מטווח קצר לאחר מכן - או מטווח קצר לאחר מכן - מטווח קצר לאחר זמן קצר לאחר מכן - מטווח קצר לאחר מכן - מטווח קצר לאחר מכן - מטווח קצר לאחר מכן - או קצר לאחר מכן - מטווח קצר לאחר מכן, הוא חיזרמים חלקי של מערכת הפעלה מחדש של מערכת הפעלה מחדש של מערכת הפעלה חלקית של מערכת הפעלה חלקית של מחזור זמן קצר לאחר מכן - או קצר לאחר זמן קצר לאחר זמן קצר לאחר מכן - מטווח

בקר הרפורמציה עצמו חייב להיות חזק.זה צריך לטפל שגיאות בחסד, כגון CRC התאמות ב bitstream או בזמן תצורה.מערכות ייצור רבות ליישם מנגנון נפילה: אם שחזור חלקי נכשל, הבקר חוזר לתצורה של ברירת מחדל ידועה-בטוחהמחדש מעלה התראה לשכבת ניהול המערכת.

ניהול משאבים

היתרונות של הגדרה מחדש אבדו אם תוכן משאבים דוכנים את המערכת.מנהל משאבים לפקח על הטמפרטורה, צריכת כוח וקיבולת לוגיקה חופשית, ומקבל החלטות לגבי איזה bitstream לטעון וכאשר. זה יכול לפני כן לקבוע נתיבי מסנן נמוך חסכוניים על ידי הצבתם במהירות של ערוצי כוח מיידיים על ידי I / O בנקים, בעוד מודולים נמוכים יותר מחוסנים על עמודות גבוהות יותר שבו הם מעכבים את מספר פעמים מוקדם יותר, אבל הם יכולים להיות יותר לחץ דם פעיל על פני תאים קלים יותר על פני זמן קצר יותר.

מנהל המשאבים גם ממלא תפקיד בניהול תרמי.אלגוריתמים שונים של עיבוד שונים יש פרופילים שונים מאוד: פס רחב FFT עשוי לצרוך שלוש פעמים את הכוח הדינמי של מסנן פס צר FIR. על ידי מעקב אחר ההיסטוריה התרמית של כל אזור, המנהל יכול לקבוע מודולים כוח-רגישים במהלך תקופות קרירות והחלפת מודולים כוח נמוך יותר כאשר גבולות תרמיים אלה הם התקרבו.

טכניקות שיקום ב Depth

הגדרה חלקית ושיקום

חלקית תצורה נגזרת טכניקת סימן ההיכר עבור מערכות FPGA הסתגלות.מעצבים לזהות מחיצות ניתנות להגדרה מחדש להקצות מודולים מרובים (RMs) לכל חלוקה. Floorplanning הוא קריטי כי RP מונחה גרועה יכול לשבריר משאבים על פני השבב, המוביל לתזמון תקלות עבור האזור סטטי ואת הכלים.

בידוד גם בנוגע לבטיחות ואמינות.Faulty או bitstreams זדוניים לא חייבים להשחית אזורים שכנים. FPGAs מודרני תומך בבידוד באמצעות לוגיקה הגדר ייעודית, אשר מניתק את החלוקה הניתנת להגדרה מחדש במהלך חלון ההשבתה באמצעות שיבושים של ספקטרום טרייה או שערים.זה מבטיח כי גחלים על תצורה אינם מתפשטים לתוך אזור התפעולי, אשר עלולים לגרום לכשלים במערכת גם להגדרה מחדש של מכשירים.

ניהול וידוי ו- Scheduling

מנהל הגדרה מחדש חייב להחליט מתי ומה להחליף בקרים פשוטים משתמשים בלוח זמנים קבוע, כגון לוח זמנים של לוח זמנים כפול של זמן-דיוויזינג שתי מצבי מכ"ם כל מילימטר.יותר מערכות הסתגלות משתמשות במוניטור שעוקב אחר מדדים כמו מעבד שגיאות, יחס מיקרו-אין-אין-אין-ממדן, או עומס חישובי.כאשר סף חצה, המנהל בוחר מודול חדש שניתן לתקן מתיאוריה שאינה מאוחסנת בדרך כלל, כגון CGA-Sicial-S.

אלגוריתם התזמון עצמו יכול להיות מתוחכם למדי. במערכת מכ"ם רב תפקודית, המנהל חייב לתאם אירועים של תצורה מחדש עם לוח הזמנים של המכ"ם, להבטיח כי החלפת מודול אינה מתרחשת במהלך שידור קריטי או לקבל מרווח.זה דורש ידע תזמון מדויק ולעתים קרובות לוח זמנים חומרה הקובע דופקים מכ"ם או מסגרות תקשורת.המנהל מטפל גם בעדיפות: איום עתיר עשוי לגרום להגדרה מיידית לשרשרת עיבוד מוקדם יותר.

High-Level Synthesis and Reuration

כתיבת קוד העברת רישום (RTL) עבור מודולים מרובים ניתן לזיהוי זמן ומודולים שגיאה-prone. סינתזה ברמה גבוהה (HLS) מ C, C++, או SystemC יכול להאיץ באופן משמעותי את הפיתוח. כלים כמו Vitis HLS ו- Intel HLS Compiler לאפשר למעצבים מרובים של פונקציה עם אופטימיזציה שונים - לדוגמה, עם אחד ללא הגבלה גבוהה יותר עבור TL עבור שימוש אחר באופן אוטומטי.

בעוד HLS עם תצורה חלקית היא הזדווג, מעצבים חייבים לשים לב זהיר תאימות ממשק ואת הליטניסטית Latency. הממשקים בין אזורים סטטיים ודינמיים חייב להיות תואמים על פני כל הגרסאות מודול, אשר לעתים קרובות באמצעות AXI4-Stream עם רוחב נתונים קבוע ומוסכמות של אלגוריתמים לעקביות שונות בין יישום של אותו הפונקציה חייב להיות אחראי על ידי ניתוח זהה, למרות שהופך את התזמון יעיל יותר ויותר על ידי מערכות DLS.

השוואת חלקן לעומת רזולוציה מלאה

בעוד שהגדרה חלקית היא הכוכב של נרטיב טכני זה, תצורה מלאה נותר רלוונטי עבור מערכת מלאה מחדש מתאימה או כאשר האזור סטטי עצמו חייב להיות מעודכן.הגדרה מלאה לוקח זמן רב יותר משמעותי - עשרות של מ"ג שניות שניות שניות שניות עד שניות בהתאם לגודל המכשיר ומהירות ממשק התצורה - ועצימה את כל הפעילות ההגיון על השבבים.

יישומים אמיתיים

רדיו ורדיו קוגניטיבי

רדיו מודרני חייב לתמוך רשימה של גלים: LTE, 5G NR, Wi-Fi 6, DVB-S2, ומגוון רחב של פרוטוקולים צבאיים קנייניים. a Single FPGA יכול לאחסן מספר רב של רשתות transceiver שלמים כמו bitstreams בודדים. a רדיו קוגניטיבי מרחיב את הרעיון הזה על ידי חישה של הסביבה, זיהוי חללים לבנים או ממריצים, וטעינה דינמית, כלומר, לא ניתן לתקן את ה-X של זמן, כאשר מכשיר רדיו אקס-ת של זמן לא ניתן לבצע הפרעה יעילה יותר, אם לאמודה של חומר כימי, כלומר, אם הוא למעשה, כלומר, כלומר, אם הוא מיקרוסקופית של חומר מכניקה של חומר מכניקה של חומרת של חומרת של חומר כימי, אם הוא מסוגל להגדיר מחדש של חומרתמיית של חומרת של חומרתמי, אם הוא למעשה, אם הוא למעשה, אם הוא סימולציה של חומר מכניקה של זמן דינמי, כלומר, כלומר, כלומר, אם הוא למעשה, כלומר, אם הוא מיקרוסקופית זמן דינמי, אם הוא מיקרוסקופית זמן דינמי, אם לא ניתן להגדיר מחדש של חומר מכניקה של חומר מכניקה של חומר כימי חזק, אם הוא למעשה, אם הוא למעשה, אם הוא ספקטרום דינמי, אם הוא מסוגל לסינון זמן דינמי, אם

ההשלכות הצבאיות הן משמעותיות במיוחד.רדיו מוגדר תוכנה בשדה הקרב עשוי להיות צורך לעבור בין גלפורים מאובטחים, תבניות תדירות-הההיגוי, ורשתות עיבוד אנטי-ג'אם כמו סביבת האיום מתפתחת.עם שחזור חלקי, מתגים אלה יכולים להתבצע ללא מפעיל רדיו להבחין בכל הפרעה בשירות.אותה פלטפורמה יכולה לשמש רדיו, מקלט מודיעין, ריבאום ומרים בשלב אחר, הפחתת מספר יחידות רדיו נפרדות.

לוחמה ירוקה ואלקטרוניקה

שרשראות עיבוד אותות - דחיסה של תצורה, Doppler סינון, קצב אזעקה קבוע (CFAR) זיהוי, ועיבוד מטרות - תמידי באופן דרמטי בהתאם לתרחיש התפעולי. מכ"ם מעקב ארוך טווח עשוי להשתמש בנק של מסננים לינאריים עם משקלים זמניים נמוכים (מערכת מעקב זקוקה להפחתה גבוהה של מערכות הגנה עם סינון חשמלי) כגון: RDRDRAFER (R) אפשרות להחליף מחדש של 5FM) ללא מגבלות מהירות אבטחה אוטומטית של מערכת הפעלה אוטומטית של מערכת הפעלה אוטומטית של מערכת הפעלה אוטומטית (R) ללא מגבלות מהירות אבטחה נמוכה של מערכת הפעלה אוטומטית של מערכת הפעלה אוטומטית של מערכת הפעלה אוטומטית של לוח זמנים של לוח זמנים של מערכת הפעלה מהירה של לוח זמנים של לוח זמנים של מערכת הפעלה מחדש של לוח זמנים של לוח זמנים של מערכת הפעלה מחדש של לוח זמנים של מערכת הפעלה מחדש של לוח זמנים של לוח זמנים של לוח זמנים של מערכת הפעלה מחדש של לוח זמנים של מערכת העיכול, בעוד שברשותה.

ביישומים של התקפה אלקטרונית, היכולת לשנות במהירות את שרשרת עיבוד האות מאפשר למערכת להסתגל לאמצעי נגד.אם מכ"ם היעד משנה את גלונו בתגובה ל- jamming, ה-Cookmer יכול לטעון מיד מודולציה שונה או אלגוריתם הונאה, שמירה על יעילות לאורך כל המעורבות.

זמן אמת אודיו ווידאו Codec הסתגלות

עיבוד אודיו מקצועי דורש לעתים קרובות דיוק צף של בנקים מסנן מורכבים ומודלים פסיכוקליים במהלך הייצור, אבל יחידות שדה-דה-מושפע עשוי לעבור לקידוד קבוע כדי להתמודד עם ערוצים בו-זמנית יותר או להפחית צריכת חשמל. A FPGA ניתן לטעון FPGA באיכות גבוהה AAC קידוד עבור ניהול חלקי של פורמט CTO, ולאחר מכן גרסה מסובכת יותר עבור זרימת חיים, כל זהה על ידי מערכת הפעלה מחדש של C2Fx1, כמו גם כן, כמו גם דחיסה.

אבחון רפואי ו- Portable Diagnostics

אולטרה סאונדרססאונד הוא דוגמה קלאסית לעיבוד אותות הסתגלותי.מספר הערוצים הפעילים, האלגוריתם beamforming (גל מטוסים מול אמפרמנט ממוקד), ופילטרים שלאחר עיבוד כל שינוי עם עומק ההדמיה ותכונות הרקמות. אולטרסאונד נייד בנוי סביב FPGA יכול לאחסן סיביות חלקית עבור abdominal, לב, פולשני, ונקזת רק עם הגדרות כוח מופעלת מופעלת, מנפחים עם פרמטרים לחץ דם מופעלים חלקיים מופעלים מופעלים.

מעבר לאאולטרסאונד, עיבוד אותות הסתגלות FPGAs הם למצוא את דרכם לתוך מערכות MRI ניידות, שבו רצפי הדופק ⁇ ו RF יש להתאים לפיזיולוגיה של המטופל ואת פרוטוקול ההדמיה הספציפי.היכולת לשנות את הדופק ריצוף ורשתות רכישת נתונים בזמן אמת פותח אפשרויות חדשות עבור הדמיה הסתגלות כי להסתגל לתנועה או שינויים פיזיולוגיים במהלך הסריקה.

אתגרים עיצוביים מתקדמים

המונחים: review Overhead

הדאגה המעשית המשמעותית ביותר עם תיקון חלקי היא הזמן הנדרש להחליף מודול.אפילו ICAP מהיר פועל ב 200 MHz עם ממשק נתונים של 32 סיביות מספק כ-800 MB / של תצורה באמצעות לוח. A מודול מורכב מדי 20,000 תאים לוגיים הכובשים יכול לייצר אות בודד 5 MB, מתורגם ל- 6 מ"מ של זמן קירור טבעי.

גישה נוספת היא להשתמש בהגדרות קטנות יותר, מצטברות מחדש במקום להחליף מודול עיבוד שלם, המערכת יכולה לעדכן רק את האפקטיביות או הפרמטרים בתוך מודול באמצעות שינוי קל משקל המאמת כמה מסגרות.זה מקטין את כמות הנתונים להיות מועברת על ידי פקודות של גודל, להביא את זמן ההחזר למטה למיקרו-שניות.

ניהול כוח ו-Thermal Management

מערכות Reconurable מסכנות את ספיגות כוח במהלך התצורה כי כל מתגי זיכרון התצורה וטרנסים ניתוק פעיל בו זמנית.מעצבים חייבים לנתח את כוח-על-החדשה וחלקיים של שינוי מחדש, ואולי גם להערים על המסגרת שכותבת כדי להימנע מעל לכל אזורי הכוח המיידיים של המכשיר, בנוסף, טעינה של מודול עיבוד גדול או מורכב יותר עשויה לדחוף את התקציב התרמית מעבר לטווח הבטוח שלה, כגון לחץ לחץ על פני מערכת הפעלה גמישה של כוח לחץ לחץ על פני לוח זמנים של כוח לחץ לחץ לחץ לחץ על פני לוח זמנים של כוח לחץ פחות או יותר או יותר.

ההשלכות התרמיות של הגדרה מחדש גם תלויות במיקום הפיזי של מודולים.מודולים הממוקמים ליד מרכז המוות נוטים לרוץ חם יותר מאלה ליד הקצוות עקב התפשטות חום מופחתת.מנהל משאבים חכם יכול לקחת בחשבון את זה על ידי הצבת מודולים כוח-רגישים באזורים קרירים כאשר אפשרי, ועל ידי הפעלת משימות מודולים כדי להפיץ מתח תרמי אפילו על פני זמן.

עידוד קלודות תזמון בכל המודולים

חלוקה חד-משמעית אחת יכולה לארח מודולים מרובים, אבל כל מודול חייב לעמוד באותם מגבלות תזמון ביחס לאזור סטטי.הריצוף צריך לספק מספיק slack עבור המודול התובעני ביותר, אשר עשוי לדרוש over-provision של משאבי האזור או באמצעות ערוצי ריצוף רחב יותר מאשר הכרחי עבור שיטות תכנון מתקדמות לפחות.

סגירת תזמון מורכבת עוד יותר מהעובדה כי מודולים שונים עשויים להשתמש במספרים שונים של של שלבים צינורות או תחומי שעון שונים.אזור סטטי חייב להיות מתוכנן כדי להתאים את הריאציות האלה, לעתים קרובות באמצעות שימוש של FIFOs או ממשקי לחיצת יד בגבול החלוקה.ניתוח תזמון סטטי טורough בכל המודולים הוא חיוני, וקבוצות עיצוב רבות להשקיע בתסריטי רגרסיביות אוטומטיים כי תזמון מחדש עבור כל מודול הספרייה משתנה בכל פעם שהוא.

בדיקה ואימות של מערכות Reconfigurable

מערכות ניתנות להגדרה מציגות אתגרים ייחודיים של בדיקות שאינן מעבר לאמת FPGA המסורתית.כל מודול בספרייה חייב להיות מאומת הן עומדות והן בהקשר של האזור הסטטי, עם כל המעברים האפשריים בין מודולים שנבדקו לתיקון תזמון ויושרה נתונים. מעצבים לעתים קרובות לבנות ספסלים אוטומטיים אשר מדמיינת רצף של אירועי תיקון מודולים, תוך הסרת אותות סינתטיים המייצגים תנאים תפעוליים חמורים ביותר ולוודא כי החלפת מנגנונים מזהה אוטומטית של מנגנונים למניעת תיקון זמן תגובה או תיקון סימולציה של מנגנונים קריטיים.

האימות של ה-Harware-in-the-loop מוסיף שכבת ביטחון נוספת.על ידי הפעלת bitstreams בפועל על חומרה FPGA אמיתית עם קלטות אותות מציאותיים, מעצבים יכולים לצפות בהתנהגות כי סימולציה עשויה להחמיץ, כגון אספקת חשמל ניתוק במהלך התחדשות או הפרעה אלקטרומגנטית בין מודולים סמוכים.שלב בדיקה זה חשוב במיוחד עבור מערכות אשר יפעלו בסביבות קשות עם טווחי טמפרטורה רחבים או רמות גבוהות.

אבטחה ואימות

bitstreams חלקי מציג משטח התקפה חדש שיש להבטיח. a זדוניות bitstream יכול להוסיף חומרה טרויאני כי דליפות נתונים אותות רגישים, לשנות תוצאות עיבוד, או degrads ביצועי מערכת לאורך זמן. FPGAs תמיכה אימות והצפנה של bitstreams באמצעות AES-256 ו- SHA-3 או דומה הצפנה של פונקציות אבטחה.

ניהול מפתח מאובטח הוא חשוב באותה מידה.מפתחות הקריפטוגרפיים המשמשים לאותנטית ופענוח bitstreams חייבים להיות מאוחסנים בזיכרון טמפר-resistant, לעתים קרובות באמצעות תפקוד פיזי בלתי ניתן להגדרה (PUF) כדי ליצור מפתחות ממאפיינים הייחודיים של סיליקון של המכשיר.זה מונע מתוקפים לחלץ מפתחות באמצעות ניתוח של פרופיל פיזי או ניתוח של ערוצים.

כלים ופיתוח מסגרות

מערכת האקולוגית להנדסה לעיבוד אותות FPGA תצורה מחדש התבגרה באופן משמעותי בשנים האחרונות.עבור מכשירי שיינסנקס, זרימת ה- EXchange ה- EXchange (DFX) במדריכי Vivado באמצעות יצירת חסימה, הקצאת סטפנית מחיצה, ודור חלקי bitstream עם בדיקות חוק עיצוב אוטומטיות.For Intel FPGAs, עיצוב הפרימנטציה חלקית ב-QP מספק יכולות דומות עם מיקוד על גבי סדרת ה-Suration בתנאי הפעלה מחדש של מערכת ההפעלה ומאפשרת הפעלה.

(התרומות בקוד פתוח גם הפחיתו את המחסום לכניסתו של ה-FLT:0) ,PR-Project-Team's Open-source FrameworkmentFLT:1) מציעות בקרים מחדש חלקיים, מנהלי לינוקס, ודוגמניות לדוגמה שפשטו את השילוב עבור צוותים מחקר ו- Prototyping, כלי סינתזציות ברמה גבוהה יותר כמו Vitis HLS ו-HLS מאפשר למהנדסים יקרים, לתאר באופן אוטומטי, באמצעות שימוש ב-CTLF2, ללא שימוש ב-R.

ה-FLT:0)Vitis Unity פלטפורמה תוכנה מאוחדת של ההרחבה 1R מספק מסגרת מקיפה לפיתוח מאיצים הניתנים להגדרה מחדש שניתן להחליף ב-Runtime תחת בקרת תוכנה.It כולל ספריות לפונקציות עיבוד אותות נפוצות, לוח זמנים רצוף לניהול אירועי שחזור מחדש, ושילוב עם מנהלי התקנים לינוקס המאפשרים יישומי חלל למשתמש לבצע החלפת מודולים.

כיוונים עתידיים ומחקר Horizons

הדור הבא של FPGAs תצורה מחדש ישלב עמוק יותר עם אינטליגנציה מלאכותית ומכונות למידה מאיצים.מערכת אחת עשויה להשתמש מעבד רשת עצבי ייעודי כדי לפקח על מאפייני אותות בזמן אמת, לחזות פרמטרים מסנן אופטימליים עבור הנתונים הנכנסים, וגורם להגדרה חלקית לטעון את שרשרת DSP המומלצת - ללא כל התערבות אנושית סגורה זו מייצגת את הביטוי האולטימטיבי של הראייה המכוונת: עיבוד עצמי מתמשך על סביבת עיבוד חומרה המבוססת על ידי עיבוד עצמי.

טכנולוגיות אריזה מתקדמות כגון שבבים ו-Heterogeneous אינטגרציה מבטיח לשלב FPGAs עם ערימה זיכרון גבוהה פסוויד, ליבות עיבוד AI מיוחדות, וראשי חזית אנלוגיים על אחד משילוב אחד.אינטגרציה זו תאפשר אפילו צינורות הסתגלות מורכבים יותר עם הפיכה הדוקה יותר בין חישה ועיבוד. החוקרים גם בוחנים תצורה חלקית של השעון, שבו התצורה היא באמת סורקת עם זרם ספציפי עם שינוי ספציפי עם כל תקופת סימון.

כמו האינטרנט של דברים (IoT) ממשיך להתרחב, כוח נמוך FPGAs עם יכולות קידוד דינמי יאפשר מכשירים קצה לשדרג את יכולות עיבוד אותות שלהם על האוויר, להסתגל לסטנדרטים חדשים של תקשורת, סוגי חיישן, או הפרעות ללא כל תחליף חומרה.שילוב של תצורה חלקית ומסגרת תוכנה הפעלה של זמן הפעלה כמו ROS עבור רובוטים כבר נבדק עבור חיישן ויזואלי, שבו החלפת אודיו, ושרשרת ההפעלה דינמי יכול להיות עיבוד של פונקציות של פונקציות תכנות רובוטיות.

בעוד אתגרים משמעותיים נשארים המורכבות עיצוב, בגרות כלי, ומתודולוגיה אימות, FPGAs ניתן להגדרה מחדש על מסלול ברור להיות עמוד השדרה הסטנדרטי לעיבוד אותות אדפטיים בכל התעשייה.עקרונות העיצוב של מודולריות, מקבילות קיצונית, התחדשות דינמית, ותזמון חומרה-משאב, כאשר הוא הבין עם זרימת אותות מודרניים, לייצר מערכות שאינן רק ניתנות לתוכנה - הם מספקים מידע יעיל היום בעל יכולת עיבוד חסר תקדים של מכונות.