אדריכלות: Modern Radar Signal

מערכות מכ"ם מודרניות מתמודדות עם מערך אתגרים מתמשך: הן חייבות לזהות מטרות קטנות יותר בטווחים ארוכים יותר, לפעול באופן אמין בסביבות אלקטרומגנטיות צפופות, ולהתאים במהירות לאיומים חדשים.החזית האנלוגית מסמנת אותות פס רחבים, אך האינטליגנציה האמיתית מופיעה מתוך שרשרת עיבוד אותות דיגיטליים בזמן אמת (GPSIC), דחיסה דופלרית, פילטר רצף של ניגודיות (CFAR) וגילוי דיגיטלי, בניגוד ל-PTSD-Repreative-Repreative-Repreative-Repidancesivesivesivesivesive-Facative Defreicial-Repidances.

מעבדי ה-FPGAs

שרשרת עיבוד מכ"ם היא רצף של שלבים מוגדרים היטב, אינטנסיביים חישוביים. יישום ביעילות אלה דורש הבנה ברורה של איך כל אלגוריתם ממפה למקורות FPGA כגון פרוסות DSP, חסום RAM ו בד רוטינג.

Fast Fourier Transform (FFT) פיטורי

עיבוד טווח-Dopler מבוסס על FFT כדי להפוך דגימות זמן לנתוני תדירות-דומיין עבור זיהוי מטרה. FPGAs ליישם FFTs באמצעות מעצבים צינורות צינורות, אדריכלות הזרמת שמקבלים מדגם מורכב אחד לכל מחזור שעון.מהנדסים בוחרים להפוך את הגדלים המבוססים על דרישות תזמון טווח, לעתים קרובות החל מ 1024 עד 65536 נקודות קצה של אבטחה.

דופק קומפרספרסון ו-Competed Filtering

דחיסה הדופק משפרת את טווח ההחלטה מבלי לדרוש את עוצמת הפסגות מוגזמת.ה המקלט מתואם את אות החזרה עם העתק מאוחסן של גל מבוזר, בדרך כלל לוח זמנים ליניארית-מתמדן (LFM) צ'יפ או קוד פוליפאוזה Barker.בלוגיקה FPGA, מתאם זה מוכפל באופן דרסטי את התדירות הדיגיטלית LRP (מעל 64 פילטרים), זמן עם ספירת אינדקס נמוך יותר, עבור סימטרי, עבור מסננים קצרים יותר.

Doppler filter בנק ו- Moving Target Indication

(Transwאינדיקציה) ו-Doppler מעבדים מטרות נעות בנפרד מ-FPGAs דחייה מוגבלת (FFT) אשר מספק מדד FFT שני על פני הממד הזמני של מרווח עיבוד משותף (CPI) האתגר המרכזי הוא הזיכרון הפינית-החזרה: דגימות חייב להיות כתובות בסדר דופטר-זמן מהיר (טווח, אינדקס הדופק) ולקרוא בסדר זמני איטי (אינדקס כפול, בין-מטר) ל-מטר (p2x) כמו MLTx1) 2.

שיעור זעזועים שקריים קבוע (CFAR)

אלגוריתמים של CFAR מעריכים את רצפת הרעש המקומית כדי לקבוע סף זיהוי, שמירה על קצב אזעקה קבוע. Cell-Averaging CFAR (CA-CFAR) קובע את הכוח הממוצע בחלון מזחלת של תאים ההתייחסות, למעט תאים משמרים.Cturn זה באופן טבעי לחסום קו RAM 2 מ"מ וצנרת מדרגות במרקם FPGA.

ארכיון תגיות: Phased Arrays

beamforming דיגיטלית (DBF) חל וקטורים מורכבים לכל ערוץ אלמנט וסכום את התוצאות כדי ליצור דבורים מוכוות. עבור מנגנונים עם 128 או יותר אלמנטים, ה-FPGA חייב לבצע ניתוח מורכב רב-תכליתי (CMAC) לכל רכיב per aamsic (Creamcate) באופן משמעותי, מארגן CMAC עץ, לעתים קרובות מחדש את אותו קלט על פני מספר רב של פיקסלים.

אופטימיזציה אדריכלית עבור מערכות High-Throughput

שמירה על נתונים רצופים, ללא דוכנים בקצב של ג'יגה-סה-פרק השני דורש תשומת לב זהירה לצנרת, היררכיה זיכרון ודיוק.

פישוט ו-Data Flow

השגת מרווח זמן של מחזור שעון אחד היא המטרה העיקרית עבור בלוקים מכ"ם גבוה דרך גבוהה.זה דורש לאולע את כל הלולאות ואיזון נתיבים משולבים למניעת הפרות תזמון. Retiming ורישום-Comput-balancing במהלך סינתזה להפיץ לוגיקה כדי להשוות עיכובים נתיבים נתיבים הקשורים לעיכובים, כך למשל, מנוע FFT-256 נקודות יכול להשיג יכולת למזג אוויר של 128 תוך קבלת מחזורי טיפול פיזיים ושילוב של לוח זמנים זהה עם אותו שעון.

המונחים: Vector Processing

מערכות מכ"ם רחבות מחלקות לעתים קרובות רוחב פס הכולל לתוך ערוצי משנה מרובים, כל מעובד במקביל. coarse-goku מקבילה מיידית של מקבילות עיבוד מרובים זהה בצד. מקבילות יפה משתמשת עיבוד בתוך גרעין יחיד, הרחבת הנתונים כדי לעבד דגימות מרובות עבור מחזור שעון.DSP פרוסות ב FPG המודרנית תמיכה חד-אנליזה חד-אנליזה (SI) במיוחד עבור קופות משופרות של Facting הן 18x יעיל יותר.

אדריכלות זיכרון: HBM, DDR ו- UltraRAM

הפער בין עיבוד דרך מחשב ופס רוחב פס זיכרון לעתים קרובות יוצר צוואר בקבוק מערכת. בעוד DDR4 ו- LPDDR5 ממשקים לספק עשרות ג'יגה-ביייט לשנייה, מערכות מכ"ם ישירות עיבוד ערוצים מרובים יכול ליישב את היכולת הזאת. High Bandwidth Memory (HBM) משולב על חבילת FPGA (למשל, ב-Val VerBs) או Mx-HTM מאפשר אינטגרציה מלאה של זיכרון RAM (re) עם תוצאות) ו-R) של RAM של RAM גבוה יותר עבור RAM (R) ו-R) תואם את התוצאות של RAM של RAM של RAM (R.

נקודת פתיחה קבועה Precision Trade-offs

FPGAs מצטיין עם סטיקה קבועה, אשר צורכת הרבה פחות משאבים לוגיים מאשר נקודת צף.המעצב חייב לבחור בקפידה אורך מילים כדי למנוע זרימה ושימור יחס אות-לא-מסווה. שרשרת טיפוסית מתחילה עם 16 סיביות או 18-bit ADC נתונים, ואז להגדיל את אורך המילה באמצעות שלבים FFT כדי למנוע ריצוף.

מערכת ההפעלה Co-Design Methodologies

מערכות מכ"ם FPGA מודרניות הן יותר ויותר heterogeneous, שילוב ליבות מעבד קשיחות (Arm Cortex-R או Cortex-A) עם לוגיקה ניתנת לתוכנה.חלוקת המערכת נכונה בין חומרה ותוכנה היא קריטית.

High-Level Synthesis for Algorithm Exploration

סינתזה ברמה גבוהה (HLS) כלים של Xilinx (Vitis HLS) ו- Intel (HLS Compiler) מאפשרים למעצבים לתאר אלגוריתמים ב C++ או PC וסיסנת אותם לתוך RTL מבוזרת.הפשטות זו מפחיתה באופן דרמטי את זמן הפיתוח, במיוחד עבור פונקציות מורכבות, שליטה-intensive כמו תעריפים של CFAR או להיות ממריצים משותף של ++L, לדוגמה, מערכת ההפעלה של פורמט CTLC:

שילוב וסטנדרטים

שום מערכת מכ"ם אינה בנויה לחלוטין מאפס. Vendor-Provided IP ליבות עבור ממשקי JESD204B, FFTs, FIR מסננים, ו- Direct Digital Synthesizers (DDS) יוצרים את הבסיס של המערכת. סטנדרטיזציה על ממשקי AXI4-Stream עבור כל בלוקים של נתונים יוצרת התאמה ל-IP המכילה גרסה משמעותית של שליטה ב-DMA.

המונחים: Simulation, Emulation, and Hardware-in-the-Loop

פיזור של מערכת מכ"ם דורש רמות מרובות של בדיקות.אלגונדרית מודלים MATLAB או Python לשמש הפניה תזמון זהה. RTL cosimulation כלים להשוות את מחזור יישום מחזור מחזור מחזור מחזור מחזור מחזור מחזור על ידי מודלים אלה. פלטפורמות Emulation, באמצעות FPGA Prototyping לוחות עם FMC מחברים, להפעיל את העיצוב במהירויות זמן קצר-מציאותיות ו עם מטרות RF בפועל.

שילוב של High-Speed Data Converters

הגבול בין ה- PCB לבין תחומים דיגיטליים הוא לעתים קרובות החלק התובעני ביותר של מערכת מכ"ם.אדריכלות ישירה של RF מדגימה את האות ב-L-band, S-band, או C-band, תוך ביטול כל שלבי הפחתת זמן.מכשירים כגון FLT:0Analog התקנים מתאימים ל- AD9081FLT:1 משלבים במהירות גבוהה ADCs ו-DAC עם דרישות דיגיטליות, כלומר, על-GRCCR.

Best Practices and Common Pitfalls in FPGA Radar Design

תכנון מכ"ם דורש שיטות הנדסיות ממושמעות כדי להימנע מכישלונות עדינים שיכולים לפגוע בהצלחת המשימה.

  • (FLT:0) תזמון אימון יתר על המידה.FIRLT:1) מגבלות קשות על רשתות גבוהות של אימונים מגבירים את הכוח ואת הדחיסות של קיצוץ. השתמש במגבלות נתיב כוזבות ורב-מחזוריות עבור לוגיקה שליטה שאינה דורשת השלמת מחזור יחיד.
  • (FLT:0) תחילת מעבר לתחום.FLT:1 דומיינים מרובים של שעונים דורשים איפוס מסונכרן.לא מסונכרן מחדש לייצר סטיות. Standard two-flop synchronizers ורשתות איפוס חומרה ייעודיות למנוע כישלונות אלה.
  • (FLT:0) אופטימיזציה של משאבים מוקדמים (Preבשל אופטימיזציה)
  • (FLT:0) אימות פינה מזוודה .IRLT:1 Jammers, דגימות ירד, וגלי שעון יכולים ליישב ערוצים. , אימות מבוסס אסרציה ודור בדיקה אקראי לחשוף מקרים אלה לפני פריסה.
  • (FLT:0) Thermal and Power ריצוף.IRLT:1 Integrated Converters דורשים ריצוף חשמל מדויק ו calibration. עיצובים והנחיות יצרן עבור מכשירי RFSoC יש לעקוב בקפדנות כדי למנוע כשלים אנלוגיים עדינים.
  • (FLT:0) Floorplanningהזנחה.FLT:1 מיקום עני מגביר עיכובים וכוח.קבוצת עיבוד בלוקים באותו אזור השעון ולהשתמש במגבלות פיזיות כדי להנחות מיקום.

כיוונים עתידיים: RFSoC, AI Engines ו- Chiplet אינטגרציה

הגבול בין FPGA, מעבד וממיר מטושטש, המאפשר מערכות מכ"ם משולבות לחלוטין על מכשיר אחד.משפחת RFSoC משלבת ביצועים גבוהים של ADCs ו DACs ישירות לתוך FPGA למות, המאפשרת פיזור ישיר של עד 6 GHz של מערכת ניקוי עצבית זו (Ricchi) מקטין את שטח לוח, כוח, ומורכבות תוך שיפור תפקוד סינתטי של ערוץ AI-Axin-a-a-a-Refect של מערכות זיהוי אלקטרוני של מערכות הפעלה.

דומיינים רדינר מיוחדים: MIMO ומערכות פאסיביות

הגמישות של FPGAs הופכת אותם חיוניים עבור שיטות מכ"ם מתפתחות מאתגרות אדריכלות מסורתית.

עיבוד MIMO Radar

מערכות סיוע מתקדמות לנהג (ADAS) משתמשות ב-77 GHz FMCW עם מספר רב של קידוד (MIMO) כדי להשיג פתרון זוויתי בסדר גודל. FPGA חייב להתמודד עם עיבוד צ'ייפ מהיר, 2D FFTs עבור מגוון רחב של estimation , ו- estimation זוויתי באמצעות שיטות FFT מבוססות או תת-מרחב.

רדיפת סיגנל ו-Destelligence

מערכות מכ"ם פסיביות מנצלות אותות שידור (FM, DVB-T, 5G) לאיתור מטרות, המחייבות את FPGA כדי למקם את הפונקציה הבין-פוליטית - מתאם בין ערוץ ההתייחסות לבין ערוץ מעקב לאורך זמן אינטגרציה ארוך.זה דורש צינורות מסיביים FFT ו מכפילים מורכבים שממפה באופן מושלם למשאבים של FPGA.הפלטפורמה ניתן למקם מחדש אותות אינטליגנציה (IGIN) יישומים גדולים לנטרקו רוחב פסים, תוך כדי לטפל בפרוטוקולים קשים להתקפות רוחב פסים, תוך כדי התמודדות באופן יעיל עבור מעבדים והתקפות רוחב פסים והתקפות רוחביות והודעות רוחביות.

מסקנה

FPGAs ביססו את עצמם בחוזקה כמרכיב העיבוד המרכזי לעיבוד אותות מכ"ם מתקדם.המקבילות הטבוע שלהם, המיומנות הדטרמיניסטית הנמוכה, והגדרה מחדש מאפשרת למהנדסים לבנות מערכות שמזהות מטרות קטנות יותר בטווח גדול יותר תוך התאמה לסביבות אלקטרומגנטיות מורכבות, המתועשות ביותר, הן מערכות הגנה ברמה גבוהה, מערכות אקולוגיות חזקות ואימות חומרה-in-In-the-In-the-the-the-the-the-In-the-the-the-the-loop הופכות את המערכות החזקות אלה לנגישות יותר עם שילוב ישיר של מנועי אבטחה, ופתרונות מהירים יותר, עבור רכיבי אבטחה, עבור תוכנות אבטחה חד- AI-in-action-a-in-in-a-a-in-a-a-a-a-a-in-in-a-a-a-a-a-a-a-a-a-in-in-in-in-in-in-a-a-in-a-a-in-in-a-a-a-a-a-in-a-a-a-a-a-a-a-a-a-a-a-a-a-a