אתגר ה-Cypert Interfaces

כלי רכב מודרניים מסתמכים על רשת צפופה של חיישנים - מתח, טמפרטורה, חמצן, מדמומי מעגלים, חיישנים נוכחיים ועוד - כדי לפקח על מערכות מנוע, פונקציות בטיחות, ונוחות תא.כל חיישן מפיץ אות אנלוגי חלש שיש למזג, מגבר חום נוכחי (Ricials) או ממירת דלק מסוג VPTD (ADC) או microcontroller.

דרישות מערכת

בעוד שכל סוג חיישן מציג מאפיינים ייחודיים של אותות, רוב ממשקי חיישן הרכב חולקים קבוצה משותפת של דרישות חשמל וסביבתיות.המגבר רואה בדרך כלל אספקה מוסדרת של FLT:03.3 V או 5 VirFLT:1, עם פחת חירום נמוך כמו 2.7 V במהלך מ"מ קצר טווח קבוע או תחילת אירועים.

מעבר להפעלה רגילה, הממשק חייב לשרוד ולתפקוד נכון תחת ISO 16750-2 ו- ISO 7637-2 תנאים זמניים. דופק עומס-דומפ יכול להזריק 40 V עם מאות מ"ג של אנרגיה לתוך המודול; גם אם ה-E-FDF פועל על אספקה מקומית מוסדרת, ולכן מבנים שלה חייבים לסבול דחייה מוגזמת ללא נזק.

ביצועי מפתח

עיצוב מוצלח מאזן מספר פרמטרים בו זמנית במקום לנסח אחד על חשבון אחרים.התפיסות הבאות שוברות את המפרטים הקריטיים ביותר.

טווח הוולטראז' וקוויסנט הנוכחי

המגבר חייב להתחיל ולפעול באופן אמין מ-2.5 V לפחות, עם טווח טיפוסי של 3.0 V ל-5.5 V. Quiscent הנוכחי לערוץ צריך להיות מתחת 1 mA כדי למזער את הרגולטור הליני של המודול ולהימנע מהתחממות עצמית בחבילות קטנות. Ultra-Power הנוכחי כי יש להסתמך על פעולת צוללות חזקה יכול להגביל את התפוקה הנוכחית ואת רוחב הפס, כך מתון בהטיה הוא לעתים קרובות מעדיף להיות מקודמת, אבל שיטות פעולה דינמית מאוד, אבל זה נקראות לחץ חזק.

Output Swing and Drive Current

עם אספקת 5 V, פלטה בתוך 50 מ"ר של כל רכבת היא אמינה עם שלב תפוקת מחלקה מעוצב היטב -AB, היכולת למקור ולשקול לפחות FLT:030 מ"ר רציף FLT:1 (ועד 60 מ"א) תוך שמירה על לינאריות מורכבת חיונית לנהיגה של קלטות ADC, כבל, קיבולים, או הפעלת תצורה מתקדמת יותר לחמצן הנוכחי, גם כן, כולל לחץ חיצוני או קיבולת גבוהה יותר, כמו גם כן, 000 אספקת חום.

Bandwidth ו- Slew Rate

מוצר מצטבר (GBW) של 1 MHz ל-5 MHz מתאים לרוב חיישני הרכב.שיעור הזחל צריך לעלות על 1 V / מיקרו לשימוש כללי, אבל נהיגה עומסים קיבוליים מעל 500 pF לעתים קרובות דרישות >3 V / מיקרו כדי לשמור על זמן בתוך חלון רכישה 10 מיקרומטר.

פסקול: The Noise

מתח מכווץ מתחת 2 mV עם סחף מתחת 10 μV / ° C אופייני לחיישנים מדויקים.עבור חיישנים מבוססי גשר רבים (לחץ, זן), התחלה מקסימלית של 5 mV בטווח הטמפרטורה המלא הוא מקובל. Broadband רעש ספקטרלי צפיפות צריך להישאר מתחת 50 nV / הרץ כדי לשמור את התרומה הרעש הכולל מתחת לרמה המשמעותית של ADC (B) עבור 10-band ייצוב טכניקות אלה כדי להפחית את הפחתת נפח שעון רגיל (pbiter) אבל ניתן למזערי ראייה חלופית).

עיצוב קצר-Voltage Input Stage

(ב) ,לגבי מסילות רכבת-לרוב (בקיצור: ⁇ ) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

  • רצף הזנב של שני זוגות כדי לשמור על סכום הגלים:0 (mFreaLT) קבוע.
  • באמצעות מעגלים נוכחיים להעצים רק את אות זוג פעיל.
  • שימוש בלולאה מוטה העתקה החושת את סך ה-GFLT:0iremFLT:1 ומסדיר זרמי זנב בהתאם.דיון מפורט על שיטות אלה זמין ב-FLT:2Texas Note על יישום CMOS או הדגמת שלבים FLT 3:

Low-voltage operation also constrains headroom because MOSFET threshold voltages consume voltage swing. Using low‑VTH transistors or native NMOS devices extends the common-mode range but may not be available in all processes. An alternative is to use a charge-pump bias for the input stage, which generates a slightly elevated voltage with minimal area overhead, though this can inject noise and requires careful decoupling. In advanced processes, adaptive body biasing can dynamically lower VTH when needed, but adds complexity to the layout.

עבור עיצובים הדורשים הילוך נמוך במיוחד וסחף, שלב קלט מקוטב יכול להיות משולב.עם זאת, קוצרים מציגים מעבר קרוע ודורשים מסננים, מורכבות מוגברת. עבור רוב מודולי חיישן הרכב, זוג משלים עם gibFLT מתון:0mFLT:1 שליטה מציעה דיוק מספיק ללא עלות נוספת.

אדריכלות כונן כונן High-Output Current Drive

מתן זרם משמעותי ממתח אספקה נמוך תוך שמירה על תנופה רחבה דורש שלב פלט שמקורות ביעילות ושרובע זרם עם ירידה מינימלית של מתח.

פוש-Pull Output Stage topologies

(FLT:0) עיוותים של ספקטרום-pull שלבveFLT:1 (באמצעות transistors דו קוטבי משלים (NPN ו- PNP) או MOSFETs (NMOS ו- PMOS) יכולים לספק זרם גבוה.B transistors מציעים מוליכים גבוהה יותר לאזור, אך ניתן ליישב את שערי ה-VFLT נמוך יותר (מעל 200 mVol), אך דורשות טמפרטורה גבוהה יותר.

רשת הטיה בדרך כלל משתמשת VIRFLT:0 ,BEFIRLT:1 כפל או מעגל עוזר בטא-פרייזר כדי לשמור על זרם קטן (200-500 μA) בפלט טרנזיסיסטורים.הטיה זו חייבת להיות רגישה לטמפרטורה ולתהליך; PT (העבר לטמפרטורה מוחלטת) נוסף לעתים קרובות לפצות על הטמפרטורה השלילית של VF2: ספקטרום של קיבולת מחזורית ללא קיבולת גבוהה מאוד.

עקבו אחרי Power Transistors

כאשר הפלט המתמשך עולה על 50 mA, נפרד FLT:0 bufferFLT שלב מוצמד ( 1) ממוקם בתוך לולאת משוב של הליבה של דיוק דגימה הופך אטרקטיבי.הסידור המורכב הזה מבודד מתח תרמי מן המגבר הראשי, ומאפשר ליבת להישאר מגניב בעוד הפלט מטפל בעוצמה גבוהה.

אזור ניהול תרמי ומערכת הפעלה בטוחה

(התצומים הגבוהים) מייצרים חום משמעותי.עבור IC בעל משקל על פני השטח בחבילה SOT-23 או MSOP, ⁇ FLT:0JAFLT:1 יכול לעלות על 150 מעלות צלזיוס/W, כלומר 100 מ"ר של פירוק מעלה את הטמפרטורה למות על ידי 15 מעלות צלזיוס במהלך מעגל קצר, פירוק יכול להגיע כמה מאות מ"ל, במהירות גבוהה יותר מטמפרטורה מקסימלית, 3.

אמצעי הגנה על תנאי הרכב

ללא הגנה מקיפה, אפילו הדגמת האוהד המעוצבת ביותר לא תיכשל במהירות ברכב.

Reverse-Battery and Overvoltage Clamping

(ב) דיקולה הפוכה (Fontde) יכולה להגן על IC מפני אספקה הפוכה, אבל זה טיפות מתח ומפחית את חדר הראש. מעגל הגנה לאחור פעיל באמצעות P-channelFET במסלול האספקה החיובי הוא יעיל יותר, שכן הוא מציג רק צומת קטן של RFLT:0DS(on)Fevolved:1LT:1 טיפות.

ESD ו-Latch-Up Immunity

כל ה pins החיצוניים חייבים לשרוד מודל גוף אנושי (HBM) 4 kV ומודל ההתקן המואשם (CDM) 750 בדיקות V עבור AEC-Q100-004 ו- AEC-Q100-011. על מבנים ESD, כגון סיליקון סיליקון מעוקל NMOS ו- diCR-Dird , מספק נתיבים חזקים למניעת .

הגנה מוקדמת וקצרת-Circuit Protection

מעגל מכונן נוכחי החוש את הפלט הנוכחי באמצעות סדרה קטנה התנגדות או ראי טרנזיטור (למשל, מראה נוכחי של 1:100) ומערער את הכונן כאשר הגבול הוא מעלים הוא חובה. כאשר המתח המורגש עולה על פני הפניה, מארגן קושרים חייב לשרוד את השער או את הבסיס.

יציבות ותדירותיות

(הנהגים של קיבוליטיס עד 1 nF נפוצים כאשר כבלים או עקבות PCB ארוכים מעורבים. A סטנדרטי שני שלבים מילר-שלבי המשותפות תצלום יכול לבודד כאשר העמידות העומס מציגה הקוטב השני בתוך תדירות האגרה או התפוקה של ה-PSA (FLT) אם ניתן להוסיף תדרים קטנים:0isolation AgainstorLTFreave (R) 2, 2, בין ה-Facta) לבין ה-Facting, 2.

עבור שלבים תפוקה הנוכחיים, משוב מקומי סביב הפלט טרנזיסטורים יכול ליצור תגובה שיא.לצמצם קיבול קטן (1-10 pF) במקביל עם משוב התנגדות של הלולאה החיצונית יכול להתגלגל מעל הרווח לפני שולי שלב אבוד. Extensive סימולציות על פני תהליך, מתח וטמפרטורה (PVT) פינות, עם עומסים מ 10Framretreas ל- 10 ל-Freative שלב אחד הוא לעתים קרובות מבטיח תצורה מינימלית של 1FN.

דוגמא מעשית

(ב) תהליך של שני שלבים המיושמת על 0.18 מיקרומטר BCD (Biקוט-CMOS-DMOS) המספק 5 V CMOS, נמוך-VearFLT:0thTHFLT:1FLT:1FETs, ופלט אנכי PNP דו קוטביים (R) משתמש זוג אחר עם עומס פעיל מקופלק, להשגת רווח פתוח של 50F2F) עם מחזור קבוע של NNP כפול (R) הוא קבוע של רצף 2D2R) הוא קבוע של מחזור כפול (R) עם ממוצע של NP כפול של TRASTR2R) רצף 2DR2R2R2R2R) הוא ממוצע של רצף 2DR) עם TERR2 ליטר קבוע של 2DR) TERR2 ליטר קבוע של 2DR) NP.

כדי לייצב את המגבר עם עומס nF 1 nF, סדרה 10 ⁇ התנגדות ממוקם על הפלט. Over Current הגנה משתמשת 1 הרץ תחושה התנגדות בפלט של NPN; כאשר המתח מעבר זה מגיע 80 mV (החלופה ל 80 מ"א), מארגן משותף להפחית את כונן הבסיס.

הרכב וסטנדרטים

כדי להשתלב ברכב, הדגמה חייבת לעמוד ב-FLT:0 (AEC-Q100igrph) בתנאי בדיקת עומס קריטיים (HTOL) ב-125 מעלות צלזיוס למשך 1,000 שעות, ביטול אלקטרוסטטי (HBM/CDM), ורמת הרגישות (MSL) על מנת לעבור את ה-APTS ל-125 מעלות צלזיוס על ידי מספר קיבולת של דגם ה-A2C ל-APTD2 (R) על-C: מעבר ל-APTD2C.

EMI ו- Noise Immunity Design Practices

מודולי PCB הם קורנים וערכו אנרגיה RF ממערכות תאורה, מנועים ותקשורת אלחוטית.התערבות גבוהה ⁇ גבוהה יכול להיות מוקרן על ידי שלב קלט, גרימת שינויים DC - תופעה הנקראת FLT:0EMI REAFLTs 1 (מגביל את ה-PSC) באופן מלא, שלב הקלט צריך לכלול מסננים RC (למשל, 100 × 10D) באופן מיידי על גבי סימטרי חייב להיות מדבק ב- 2.

בחירת פתרון Off-the-lf She Solution vs. Custom Design

בעוד מאמר זה מתמקד בעיצוב מותאם אישית, פרויקטים רבים יכולים להשתמש במגברי רכב קיימים-המושפעים, כגון ALT:0ADA4691-2FLT:1 (החלל מ-to-rail, רעש נמוך, 3 MDC GBW) או מ"מ-FLT" (FLT) דרישות אבטחה מתקדמות עבור אחסון סטנדרטי של 100 ליטרים) או קיבולת גבוהה של אחסון (CREFLT)

אימות והוראות מבחן

להביא דגימת מותאמות אישית לייצור דורש בדיקות ספסל קפדניות בתנאי הרכב.מדת מפתח כוללת:

  • (FLT:0Gain and Phasemia שוליFLT:1 עם עומסים קיבוליים מ 0 עד 10 nF באמצעות מנתח רשת. a מינימום שלב של 45° יש לבדוק על פני פינות PVT.
  • (ב) [17] ,0) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] ,[[1924]]]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]
  • (FLT:0) סודיות (EMC חסינותFLT:1: BCI (הזרקה הנוכחית) מ 100 kHz ל 400 MHz, מדידת כל שינוי בתפוקה; DPI ל- IEC 62132 עד 1 GHz.
  • (FLT:0) יציבות לטווח ארוך 1: חיזוק המגבר ב-125 מעלות צלזיוס ל-1,000 שעות עם תחילת תקופתיות, רווח, ופלט המדידות הנוכחיות כדי לזהות סחף.

בדיקות אלה לא רק לאמת את העיצוב, אלא גם לבנות ביטחון כי המגבר יבצע באופן אמין לאורך חיי 15 השנים של המכונית, אפילו תחת הלחץ החשמלי והרמילאי הקשה ביותר. Characterization צריך להתבצע לפחות שלושה צירים כדי ללכוד את וריאציות התהליך, ואת תוכנית הבדיקה צריך לכלול גם תיק פינה וניתוח סטטיסטי כדי להבטיח את התפוקה חזקה.