עקרון הוולטראז'-לעין

(ההמירת מתח אנלוגי לתדירות פרופורציונלית היא טכניקת מותנית מבוססת היטב המגשרת על הפער בין חיישנים אנלוגיים לבין ניגודים דיגיטליים (V/F) ממיר מייצרת גל פלט, בדרך כלל רכבת הדופק או גל מרובע, אשר שיעור החזרה שלו הוא יחסית ליניארי למתח הקלט: FLT:0fphir1LTFLT:2=R) {\displaystyle ki=p {i=R=p {i=R.

הפיזיקה הבסיסית מאחורי V / F המרה כוללת טעינה של קיבולטור עם זרם הנגזר מ VFLT:0inFLT:1 ויצירה דופק איפוס כאשר מתח capacitor מגיע סף קבוע.שיעור החזרה של מחזור הטעינה המטען הזה הוא תדירות הפלט, טווח דינמי, ויציבות הטמפרטורה מגדירה את הביצועים של הממיר.

תפקיד המגבר המבצעי ב-V/F Converters

מגברי תפעול משמשים כגושי בניין פעילים שהופכים את אוסטרטור פשוט של RC לכל מדידה מדויקת. הם מבצעים ארבעה פונקציות עיקריות ב-V/F קונבנציונאלי:

  • (ב) ,0) , ⁇ ומדפי: ⁇ 1 (A) A non-inverting amplifier או מתח תנאים מעקב אחר האות החיצוני כדי להתאים את טווח הקלט של הממיר מבלי לטעון את המקור.
  • (ב) ⁇ :0) ⁇ : ⁇ (ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0)Comparison: FLT:1 A comparator (אשר יכול להיות דגימה מהירה במהירות גבוהה או קומפוטור ייעודי IC) לפקח על הפלט. כאשר מתח הרמפה חוצה סף מדויק, הנספח מפעיל את מנגנון השחרור או איפוס.
  • (FLT:0Current Sourceתקנה: FLT:1 הפניה של מתח מדויק בשילוב עם דגימה יוצרת מקור יציב הנוכחי המספק מטען קבוע במהלך שלב האפס.זה מטען קוונטי חייב להיות יציב מאוד כדי לשמור על ליניאריות על טמפרטורה וזמן.

בחירת הדגימה הנכונה עבור כל תפקיד הוא קריטי.עבור integrator, פרמטרים כגון זרם הטיה קלט, מתח הילוך, וסחף לשלוט דיוק נמוך ⁇ ⁇ CMOS mp כמו OPA140 מציעה 11 MHz רוחב פס, 20 / μs סלולים, ו 100 מיקרו-V כבוי, מה שהופך אותו מתאים עבור עיצובים בינוניים-מהירות, חיתוך מהירות, כמו μ- 5C5 / סגסוגת גבוהה קיבולת גבוהה.

שיטות עיצוב מפתח

המונחים: V / F Converter

(הופנה מהדף ⁇ ) ⁇ (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(ה) ב-JFET-input di-amp הוא חובה לשמור על הטיות הנוכחית של הקלט, ואת זרם המשאבה. A CMOS או JFET-input ⁇ הוא חובה לשמור על הטיות הנוכחית הנוכחית, בהשוואה לזרמים ברמת המיקרו-אמפר.עבור ה- JFET-input-input hysteresis, לעתים קרובות להוסיף כדי למנוע תנודות במעבר.

הרגיעה אוספיילר עם וולטאג-קונפלר הנוכחי Source

(הופנה מהדף ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

הטופולוגיה הזו מציעה פשטות ודורשת פחות מרכיבים מדויקים מאשר שיטת האיזון של המטען. עם זאת, הליניאריות שלה תלויה במידה רבה דיוק של המקור הנוכחי ואת מהירות המעבר של ה-Comparator. עבור תדרים בינוניים (עד כמה מאות קילוהרץ), דגימה מקובע כמו TL074 יכול לשמש גם את integrator וגם את שמיטר גבוה יותר, במהירות גבוהה יותר, שבו הוא נדרש הסתברות גבוהה למזערית חלל.

שלב-בי-שלב עיצוב (10V ל 0-10 kHz)

כדי לחזק את התיאוריה, לשקול עיצוב מוזן V / F להמיר עם טווח קלט 0-10 V ותדירות פלט 0-10 kHz. עיצוב זה משתמש אינגרה, מתאם, דיוק חד פעמי, ומקור נוכחי.

Input Scaling and Current Generation

(ב) [[1924]]]]]] [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]], [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]] [[1924]] [[1924]]]] [[[[1924]]]]]]

Integrator Core

(הופנה מהדף ⁇ ) , ⁇ (U1) עם סיג'טור משוב CFLT:0intph 1 (החומר הפלט מתנדנדנד באופן ליניארי כמו המטענים של capacitor.הערך של capacitor קובע את amplitude of the Sawtooth waveform) אם אנו מגבילים את הפלט ל- 10V, הזמן לחיוב הוא T=1 / fir=100 מיקרוגרם ברזולוציה גבוהה (N=Fon)

השוואה ודעה קדומה 1-Shot

(ב) [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

המונחים: output Stage

(ב) מקורו הנוכחי דורש התייחסות יציבה למתח ומתנגד נמוך ל-LM40-5.0 ו- ⁇ (U3) המוגדר כמגירה מתח-לונן, הזרם נקבע על ידי IOVAFLT:0dischargeFLT 1=VFLT:2refureFLT 3 / RLT=Ralipper, 5=Fua=RLT=RET)

בחירה וטעויות ניתוח

תכונות של Op-Amp

הצלחתו של V/F להמיר hings על הברירה הזהירה של רכיבים פעילים ופסיבית.עבור ה-V / Fira למתח (VirFLT:0osphFLT:1) היא מקור השגיאה הדומיננטי ברמות קלט נמוכות.A 1 mV מצמצם את התפוקה ישירות על פני 100 k ⁇ LT, יוצר שגיאה 10A, אשר מאופיין אם בקנה מידה ליניארי מלא הוא קלט של 1001 הוא למעשה, 000.

סליחות ו

ה- capacitor המשולב והמתנגד שקובע את זרם הקלט הם הדטרמיוני העיקרי של רווח ההמרה.-Fol-film מתנגד ל- TCR מתחת ל- 25 ppm/ °C הם סטנדרטיים. Capacitors מפגינים ביצועים דיאלקטריים, אשר גורם ל- integrator ל-"reזכור" סחף מדויק של מצבי טעינה קודמים ומציגים hysteresis. Polystyrene, Polypylene, NPO ו-NPO/G0.

ניהול הליטוש וההקפאה

ב-Integrator של Integrator, זרמי הדלפה מה- PCB, קלט הדגמת, ואת מתג אנלוגי חייב להיות ממזער. זרם דליפה של 1 nA ב- 100 μA בתפוצה בקנה מידה מלא מייצג שגיאה 0.001% בתדרים נמוכים.מגן את הסימון עם טבעת שמירה המונעת על ידי נקודה נמוכה (כגון AMP8) יכול גם להפחית את הפחתת כיסוי נמוך (או) עם כיסוי נמוך).

טכניקת הקיצור

התנגדות מוקדמת והפניות מספקות בסיס מוצק, אך הריצוף הסופי כמעט תמיד נדרש כדי להשיג את הדיוק שצוין.שני התאמות מבוצעות בדרך כלל: התחלה ורווח.

  • (FLT:0) ,Offset trimrea: 1FLT עם אפס וולט החל קלט, תדירות התפוקה צריכה להיות 0 הרץ.כל מיושן ב- -E-amp או זרם הדליפה יגרום לפלט לא אפס. A Trim קטן יכול להיות מוזרק לתוך הסיכום של צומת זה. A-turn חזק מחובר בין הפניה למתח גבוה (de 10) ללא שינוי גבוה (מ"מ"מ)
  • (ב) [ה]: [ה] [ה]] [ה]] [ה]] [ה]]][ה]]], התדירות הפלט מוכפלת בדרך כלל על ידי התאמת הערך של RIRFLT:2incioFLT:2intureFLT 3 או התזמון של התנגדות במעגל חד-פעמי, באמצעות מד"מ דיגיטלי (כגון ה-מ-מ-עוצמה (F60) להתאמה מאפשר את ה-החליפה לבצע באופן אוטומטי על-מתאים באופן אוטומטי באמצעות מיקרו-בקר באמצעות מאוחסן באמצעות מאוחסן באמצעות מאוחסן באמצעות מחסנים ומניעהחומרהחומרהחומרהחומרהחומרהחומרהת ה-מחדשהחומרהחומרהחומרהחומרהחומרהחומרהמכונה גם באמצעות ה-מחדשהחומרהת ה-מחדשהחומרהחומרהחומרהת ה-מחדשהת ה-מחדשהת ה-מחדשהת ה-מחדשהת ה-מחדשהת ה-מחדשה.

יש לבצע את הטמפרטורות של המערכת לאחר תקופה של לפחות 15 דקות כדי לאפשר את ההתייחסות והדגימות להגיע לאיזון תרמי.

יישומים מתקדמים ואופטימיזציה

המונחים: Frequency Range

(הופנה מהדף V/F להמיר מעל 100 kHz דורש רכיבים מהירים יותר ופריסת לוח זהירה.ה- integrator Op-amp-Hz חייב להיות מוצר בעל פס גבוה (GBW) מעל 50 MHz, ואת ה- comparator חייב להיות עיכוב שלב propagation מתחת 10 ns) עם זאת, הקטנת המתח integrator מ 10 עד 2 Vology משפר את שולי ה-F מהיר ומאפשר ל-Flower זה יכול להיות מצמצם את ה-Fer (מחדש) עם מחזור קבוע יותר של 1FLTs) עם זאת, עם זאת, 000) עם תוספת קבוע של tLTs.

שיפור קוארמיות בקצה התחתון

אי-לינאריות במתחים נמוכים מאוד (הגדלה בתדרים נמוכים) נשלטת לעתים קרובות על ידי קופרטור זמן מת ותקופת השחרור הסופית.כפי שזרם הקלט יורד, הזמן בין הדופק אינו אלא רוחב הדופק נשאר קבוע.אם ה- comparator מעכב או זמן ההתאוששות של הדגמת integrator הוא משמעותי יחסית לתקופה הכוללת, סובלני, כלומר, החיוב הכפול נותר קבוע, אך גם הוא מוגבל לתדירות הגבוהה ביותר, אך ורק לאחר מכן, אך ורק לאחר מכן, הוא חייב להיות מוגבל, אך ורק לאחר מכן, אך ורק לאחר מכן, הוא מוגבל, אך ורק לאחר מכן, כלומר, הוא מוגבל, כאשר הוא מוגבל, כאשר הוא מוגבל, כאשר הוא מוגבל לתדירות גבוהה יותר, אם הזמן של התדירות גבוהה יותר, אך ורק לאחר מכן, אך ורק לאחר מכן, אם הוא מוגבל, אם הזמן של התדירות גבוהה יותר, אם הוא מוגבל, אם הזמן של התדירות גבוהה יותר, אם הוא קבוע, אך ורק לאחר מכן, כלומר, אם הוא קבוע, אם הזמן של התדירות גבוהה יותר, אם התדירות גבוהה יותר, אם התדירות גבוהה יותר, אם הוא עדיין, אם הוא קבוע, אם זה, אם הוא קבוע, אם הוא עדיין, אם הזמן התדירות גבוהה יותר, אם זה, אם זה

בידוד ושילוב מערכת

אחת הדחפים החזקים ביותר לשימוש ב-V/F ממיר היא הקלות שבה האות יכול להיות מבודד באופן גליוני.רכבת הדופק הדיגיטלית יכולה לנהוג ממיר או מהפך דיגיטלי (כגון ISO7240) כדי לספק בידוד מוחלט בין קצה חיישן הקדמי לבין יחידת העיבוד הדיגיטלית.

דוגמאות ליישומים מעשיים

V/F ממירים שנבנו עם מגבר תפעולי מופיעים בטווח רחב של מערכות:

  • (FLT:0) ,Isolated Data Acquisition:FLT:1in-voltage Around or medical Devices, V/F המרה ואחריו אופטוקוקלר מספק ערוץ מבודד פשוט וזול.
  • (FLT:0) רגישות לינאריזציה:FLT:103) עבור חיישנים עם פלט מתח, כגון thermocouples או מד מתח, האות המוגבר ניתן להמיר לתדירות כדי לפשט את הממשק למיקרו-בקר.
  • (FLT:0)Frequency Modulation (FM): איור 1 של נתוני חיישן Analog יכול להיות בעל תדירות ישירות להקלטה על קלטת או שידור על קישור רדיו אנלוגי.
  • (ב) ⁇ :0) ⁇ : ⁇ 1 ⁇ על ידי הפחתה של תדרים ממתח וממירים נוכחיים, צריכת החשמל יכולה להיות מחושבת באמצעות ניגודים דיגיטליים פשוטים.

בכל אחת מהיישומים הללו, היתרון המרכזי נשאר זהה: אות תדירות קל יותר לשדר, לבודד ולספר באופן מדויק יותר מאשר מתח אנלוגי ברמה נמוכה.

אופטימיזציה של ביצועים בייצור

המונחים: Decoupling

יש למזער טבעת שמירה על PCB, קשורה לנקודת סודיות נמוכה, להגן מפני דליפות משטחים.פרק אנלוגיה ודיגיטלית עם נקודת חיבור אחת ליד אספקת החשמל. Place 0.1 μF כקרוב ככל האפשר למערך של כל רכיב פעיל.

ניהול ארס

חימום עצמי של הדגמת ה-Ep-amp וההפניה של המתח גורמת לסחף.להבטיח זרימת אוויר נאותה סביב רכיבים אלה. שמור על המתנגדים הנוכחיים הרחק מטרנזירים כוח או הרגולטורים של מתח.שימוש בדגמי כוח נמוך כגון OPA376, אשר צורכת רק 0.5 מ'W, מצמצם עלייה פנימית ומשפר את היציבות הכוללת.

מסקנה

עיצוב ממיר מתח-ל-לה- ⁇ עם מגבר תפעולי הוא תרגיל מעשי ומתגמל בהנדסה אנלוגית מדויקת. על ידי שליטה על מאוזנת המטען ופטרייה-אוסלוטור לרפרטואר, בחירת נקודות נמוכות ושפלות-מטען חומרים, והשגת בקפידה את מחזור המטען / הנקה של VF-F-Silatives-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-in-to-to-to-to-in-in-to-to-to-to-to-to-in-in-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-Distoritativestoritativestor, מהנדסים יכולים ליצור להמיר את הביצועים של המהנדסים של המהנדסים של המהנדסים של הממיררים, להמיר את הביצועים של הממירגים בעלי ערך של הממירגים של הממירגים של חומרים ממירגים של תכונות עיבוד של תכונות עיבוד של תכונות עיבוד של תכונות עיבוד של תכונות עיבוד