עיצוב של רובוסט דיגיטלי מעגלים: יישומים מעשיים של עקרונות שער לוגי

מעגלים דיגיטליים מייצגים את אבן הפינה של הטכנולוגיה האלקטרונית העכשווית, מה שמחייב את כל מה שממחשבונים פשוטים ועד מערכות בינה מלאכותית מתוחכמות.מערכות דיגיטליות הן בליבת כל דבר מהמכשירים הבסיסיים כמו מחשבונים ועד מערכות מחשוב מתקדמות. המעגלים האלה תלויים ביסודן על שערי לוגיקה לביצוע פעולות שמעבדות מידע בינארי, מה שהופך אותות חשמליים לתוצאות חישוביות משמעותיות.

המסע משערי לוגיקה בסיסיים למעגלים משולבים מורכבים כולל שליטה על עקרונות עיצוב רבים, הבנה של טכנולוגיות יישום שונות, וליישם טכניקות אופטימיזציה מתוחכמות.מדריך מקיף זה חוקר את היישומים המעשיים של עקרונות שער ההיגיון בעיצוב מעגלים דיגיטליים חזקים, כיסוי מושגים יסודיים, מתודולוגיות עיצוב מתקדמות, יישומים בעולם האמיתי, ומגמות מתפתחות בתחום.

לוגיקה גייטס: הקרן לעיצוב דיגיטלי

מה זה לוגיקה גייטס?

שער לוגי הוא מעגל אלקטרוני המבצע פעולות לוגיות המבוססות על קלטות המסופקות לו ומייצר פלט הגיוני שיכול להיות "אמיתי" או "שערי לוגיקה" הם אבני הבניין הראשי של כל המעגלים הדיגיטליים ומערכות.הניתוח של שערי ההיגיון מבוסס על מתמטיקה בוטה.

שער לוגיקה דיגיטלי יכול להיות יותר מ קלט אחד, למשל, קלט A, B, C, D וכו ', אבל בדרך כלל יש רק פלט דיגיטלי אחד, (Q) תכונה זו מאפשרת שערי לוגיקה להיות מחובר בצורות שונות כדי ליצור מעגלים מורכבים יותר המסוגלים לבצע פעולות מתוחכמות.

שבעת השערים הבסיסיים

ישנם שבעה שערי היגיון בסיסיים: לא, או, NOR (התגובות של ההודעה או ההודעה), ו- NAND (התראות של ההצהרה וההצהרה), XOR (כולל או), XNOR (ההתגובות של ההצהרה הבלעדית או הבלעדית).כל שער מבצע פונקציה הגיונית מסוימת:

(FLT:0 AND Gate:IRFLT:1) מצב הפלט של השער יהיה גבוה (1) אם הן הקלט גבוה (1), אחרת מצב הפלט יהיה נמוך (0) אם כל קלט נמוך.

(FLT:0)OR Gate:IRFLT:1; מצב הפלט של שער האור יהיה גבוה i.e., (1) אם כל מצב קלט גבוה או 1, מצב פלט אחר יהיה נמוך i., 0. שער האור מבצע תוספת הגיונית והוא חיוני לשילוב של מספר נתיבי אות.

(FLT:0) ,NOT Gate:FLT:1 באלקטרוניקה דיגיטלית, שער לא הוא אחד השער הלוגי הבסיסי שיש לו רק קלט אחד ופלט אחד.זה ידוע גם בשם inverter או inverting buffer. כאשר אות קלט הוא "נמוך" את האות "נמוך" ו-"להתערער אחד" זה פשוט אבל חיוני למנוע את האות.

(FLT:0 NAND ו-NOR Gates: FLT:1 ב Boolean Algebra, NAND ו-NOR שערים נקראים שערי אוניברסליים כי כל מעגל דיגיטלי ניתן ליישם על ידי שימוש בכל אחד משני אלה i.כל שער לוגי יכול להיווצר באמצעות NAND או NOR שער רק.

(FLT:0) XOR Gate:FLT:1 באלקטרוניקה דיגיטלית, יש שער לוגיקה תוכנן במיוחד בשם, שער XOR, המשמש מעגלים דיגיטליים כדי לבצע את הסכום של Modulo.זה נקרא גם בלעדי או שער או שער Ex-OR.זה משמש נרחב במעגלים לוגיים אנתרופולוגיים.

(ב) ⁇ :0) ⁇ (ב) ,(ה-XNOR) הוא שילוב של שער XOR ולא שער.הפלט של שער XNOR גבוה (1) כאשר הן הקלטות גבוהות (1) או נמוך (0).

יישום פיזי של לוגיקה גייטס

Transistors הם המרכיבים האלקטרוניים העיקריים המשמשים לתכנון מעגל השער הלוגי.מספר טרנזיסטורים מחוברים יחד כדי ליצור מעגל שיכול לבצע פונקציות שער לוגיקה שונות.המימוש הפיזי של שערי ההיגיון התפתח באופן משמעותי במהלך העשורים, עם יישום מודרני בעיקר באמצעות CMOS (מערכת מתכת-Oxide-Semiconductor) טכנולוגיה.

סטנדרטי זמין באופן מסחרי שערי לוגיקה דיגיטלית זמינים בשתי משפחות או טפסים בסיסיים, TTL אשר עומד על Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transistor-Transstation כגון סדרת 7400 או CMOS מתייחס לטכנולוגיה המשמשת לייצור המעגל המשולב (IC) או "chi" נפוץ יותר.

באופן כללי, לוגיקה TTL IC השימוש NPN ו PNP סוג Bpolar Junction Transistors בעוד CMOS לוגיקה IC השימוש של HPFET או JFET סוג שדה Transistors עבור שניהם קלט ופלט מעגל. CMOS הטכנולוגיה הפכה דומיננטית בעיצוב דיגיטלי מודרני בשל צריכת החשמל הנמוכה שלה ואינטגרציה גבוהה יותר.

אינטגרציה ומורכבות

מעגלים משולבים או IC כפי שהם נקראים יותר נפוץ, ניתן לחלק יחד למשפחות לוגיות על פי מספר טרנזירים בודדים או "gates" כי הם עשויים להכיל בתוך העיצוב שלהם.לדוגמה, פשוט שער יכול להכיל רק כמה טרנזיטים בודדים לפעול.

הסיווג של מעגלים משולבים על ידי מורכבות כולל:

אינטגרציה קטנה או (SSI) – מכילה עד 10 טרנזירים או כמה שערים בתוך חבילה אחת כגון, או, לא שערים.
אינטגרציה בינונית או (MSI) - בין 10 ל -100 טרנזיסטורים או עשרות שערים בתוך חבילה אחת ולבצע פעולות דיגיטליות כגון תוספות, קודרים, דלפקים, צפיפות ומספרקסרים.
אינטגרציה בקנה מידה גדול או (LSI) - בין 100 ל-1,000 טרנזיסטורים או מאות שערים ולבצע פעולות דיגיטליות ספציפיות כגון I / O צ'יפס, זיכרון, סיבולת ויחידות לוגיות.
אינטגרציה של סולם מאוד-Large או (VLSI) - בין 1,000 ל-10,000 טרנזיסטורים או אלפי שערים ולבצע פעולות חישוביות כגון מעבדים, מערך זיכרון גדול ומכשירים לוגיים שניתן לתכנתם.

הטמעת Algebra ו-Logical Optimization

חוקי מורגן ושוויון הלוגי

Boolean algebra מספק את הבסיס המתמטי לתכנון מעגלים דיגיטליים.על ידי שימוש בחוקים של דה מורגן, פונקציה ותפקוד זהה לתפקוד או עם קלטות ופלטים מופרכים. כמו כן, פונקציה או זהה לתפקוד ותפקוד עם קלטות ופלטים ניתוק.שוויון זה מאפשר למעצבים להפוך מעגלים לצורות שונות תוך שמירה על אותה פונקציה הגיונית.

שער NAND שווה ערך לשער OR עם קלטות גנובות, שער NOR שווה ערך שער ושער עם קלטות גנובות.זה מוביל קבוצה חלופית של סמלים עבור שערים בסיסיים המשתמשים בסמל הליבה ההפוך (AND או או או) אבל עם קלטות ופלטים שנמחקו.

טכניקות Minimization

אופטימיזציה מעגלים דיגיטליים כרוכה בצמצום מספר השערים הנדרשים ליישום פונקציה הגיונית נתונה.תהליך minimization זה מציע כמה יתרונות כולל אזור השבבים מופחת, צריכת חשמל נמוכה, מהירות משופרת וירידה בעלויות הייצור. Karnaugh מפות (K-maps) ואפקטיבי של Boolean algebraic הם שיטות מסורתיות לפשט ביטויים לוגיים.

שערי לוגיקה מורכבים ו-OR-invert (AOI) ו- Or-AND-invert (OAI) מועסקים לעתים קרובות בתכנון מעגלים מכיוון שמבנהם באמצעות MOSFET הוא פשוט ויעיל יותר מאשר את כמות השערים הבודדים. השערים המורכבים האלה מראים כיצד הבנה של יישום ה- transistor-level הבסיסית יכולה להוביל לתכנוןים יעילים יותר.

כלים מודרניים ושפות תיאור קשיחות

כיום מותאם אישית ICs ומערך השערים הניתנים לחיזוי השדה נועדו בדרך כלל עם שפות תיאור קשיחות (HDL) כגון Verilog או VHDL. שפות אלה מאפשרות למעצבים לתאר מעגלים דיגיטליים ברמה גבוהה יותר של מופשט, המאפשרים כלי סינתזה אוטומטיים לייעל וליישם עיצובים ביעילות.

HDLs לספק כמה יתרונות על שיטות עיצוב מסורתיות המבוססות על סכימטי, כולל תיעוד טוב יותר, שינוי קל יותר, עצמאות פלטפורמה, ואת היכולת לדמות עיצובים מורכבים לפני יישום פיזי של מכשירים עיצוב אלקטרוני מודרני (EDA) יכול באופן אוטומטי לייעל את תיאורים HDL עבור טכנולוגיות ספציפיות מטרה, איזון ביצועים, צריכת חשמל, ואזור.

עיצוב מעגלי ומיומנות

מעגלים משולבים

שערי לוגיים כמו ו, או ולא משולבים כדי ליצור מעגלים המבצעים פעולות לוגיות על קלטות בינאריות.עיגולים משלבים מייצרים פלטות המבוססות רק על קלטות נוכחיות, ללא אחסון של כל מידע מהעבר. המעגלים האלה מהווים את הבסיס לפעילות ⁇ , חסימת נתונים וקבלת החלטות הגיונית במערכות דיגיטליות.

מעגלים משותפים כוללים:

(FLT:0Adders and Subtractors: FIRLT:1 ; A חצי מדרגה הוא מעגל לוגיקה משולב המבצע תוספת בינארית של שני קלטות חד-ביט יחיד, A ו- B, ייצור שני פלטים: SUM ו-CAR.SUM פלט שהוא הפלט הפחות משמעותי (LSB) מתקבל באמצעות שער XOR בעוד הפלט ה-C הוא המשמעותי ביותר (MS) באמצעות , הוא קיצור זה נוצר מ-D.
(ב) ,0) מבולבלים ודמפלקסרים: 1 (FLT:1) אלה מעגלים נתיב נתונים ממקורות מרובים ליעד יחיד או להיפך, נשלט על ידי אותות נבחרים.
(ב) ⁇ :0 ⁇ ו- Encoders:FIRLT:1 , Decoders להמיר קודים בינאריים לקווי תפוקה בודדים, בעוד קודקודנים מבצעים את הפעולה לאחור.
(ב) ,0) ,מעגלים אלה משווים שני מספרים בינאריים ומצביעים על גודלם היחסי.

מעגלי זיכרון ואלמנטים

מעגלים אפשריים משתמשים באלמנטים זיכרון, כגון תרדמת, לאחסן ולעבד מידע לאורך זמן.בניגוד למעגלים משולבים, מעגלים זמניים יש פלטים שתלויים לא רק בקלטות הנוכחיות אלא גם על ההיסטוריה של קלטות קודמות, נותן להם את היכולת "זכור" מידע.

ניתן להשתמש גם שערי לוגיים כדי להחזיק מדינה, המאפשר אחסון נתונים. אלמנט אחסון ניתן לבנות על ידי חיבור מספר שערים במעגל "לחיצת". מעגל Latching משמש בזיכרון אקראי סטטי גישה.

עיצובים מורכבים יותר שמשתמשים בסיגות שעון וזה משתנה רק על קצה עולה או נופל של השעון נקראים "Flip-flops" מוקרן באופן פורמאלי, ספין-אפ נקרא מעגל דו-פעף, כי יש לו שתי מדינות יציבות אשר הוא יכול לשמור על לנצח. Flip-flops לספק התנהגות מבוקרת וצפויה יותר מאשר latches, מה שהופך אותם מועדפים לבחירה עבור מערכות דיגיטליות סינכרוניות.

השילוב של מספר טבלאות במקביל, המשמש לאחסון ערך רב סיביות, ידוע כרישום. .מרשם הם אבני בניין בסיסיות במעבדים, אחסון אופרות, תוצאות ביניים, ולשלוט מידע.

מכונות ולוגיקה בקרה

כאשר משתמשים בכל אחד מהגדרות השער הללו יש את המערכת הכוללת זיכרון; הוא נקרא אז מערכת לוגיקה קוונטית שכן הפלט שלה יכול להיות מושפע מהמצב הקודם שלה (s), כלומר על ידי רצף של מצבי קלט.

מכונות ממשלתיות Finite (FSMs) מייצגות מתודולוגיה עיצובית רבת עוצמה עבור מעגלים זמניים. FSMs מורכב ממספר סופי של מדינות, מעברים בין מדינות בהתבסס על קלטות, ופלטים הקשורים למדינות או מעברים.הם משמשים באופן נרחב בשליטה לוגיקה, פרוטוקולים יישום ומכשירי מדינה אלגוריתמית.

עקרונות עיצוב עבור רובוסט דיגיטלי מעגלים

⁇ ⁇ ⁇ ⁇

בעיצוב דיגיטלי CMOS מודרני, חסינות הרעש הגיעה להיות בעל חשיבות כמעט שווה לצריכת החשמל. רעש במעגלים דיגיטליים יכול לגרום לכשלים פונקציונליים, להפרות תזמון, וצריכת חשמל מוגברת היא חיונית ליצירת מערכות אמינות.

The term noise in digital VLSI systems has come to mean any unwanted deviation in the voltages and currents at various nodes in a circuit. When noise acts against a stable logic level on a circuit node, it can transiently destroy logical information carried by the node. If this ultimately causes an incorrect machine state stored in a latch, functional failure will result.

להיות מעגלים דיגיטליים, שערי לוגיקה הם חסינים מאוד לרעש והתערבות אלקטרומגנטית.לכן, הם אמינים יותר.עם זאת, כמו בקנה מידה הטכנולוגיה מטה ומתחים תפעוליים יורדים, שמירה על שולי רעש נאותים הופכת מאתגרת יותר ויותר.

חסינות הרעש היא אז הקטנה (VOH--- VIH) או (VIL-VOL) עבור TTL הדמות היא 0.4 V.זהו ערך מקרה גרוע יותר, חסינות רעש אופייני יותר היא בערך 1.2 V. אלה שולי מתח להגדיר כמה רעש יכול לסבול לפני שגיאות לוגיות להתרחש.

מקורות רעש במעגלים דיגיטליים

מעגלים דיגיטליים יוצרים רעש ⁇ סטי מספר פקודות של גודל גדול יותר מרעש ממקורות פיזיים סטוצ'יסטיים.בעיות בשל מקורות הרעש האלה נצפו לראשונה ביישומים של אותות מעורבים אשר הניחו מעגלים אנלוגיים רגישים רעש עמוק לתוך סביבה דיגיטלית רועשת.

מקורות רעש גדולים במעגלים דיגיטליים כוללים:

(ב) אספקת חשמל:0) אספקת חשמל: 1FLT:1 פלוגות במתח אספקה הנגרמת על ידי מעבר זרמים זורמים דרך פיזור חשמל
(ב) ⁇ :0) מקיפים את בונצ'ה: 1FLT:1 וריאציות וולטאז' על קווי קרקע עקב מעבר בו זמנית של מספר תפוקה
(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) ⁇ :0) ⁇ : ⁇ 1 (ב) ⁇ (ב) ⁇ (ב[[1924]]) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) ⁇ :0) , התפלגות אלקטרומגנטית (EMI): ⁇ 1 שדות אלקטרומגנטיים חיצוניים ההופכים לצומת מעגלים

המונחים:

שיטות עיצוב מוצלחות משלבות אסטרטגיה של רעש ברמה של שלוש רמות.שורה הראשונה של הגנה היא מערכת של חוקי הימנעות רעש להנחות מעגלים ועיצוב חיבור.כללים אלה צריכים למנוע את רוב בעיות הרעש מבלי להציג יותר מדי שטח או מגבלות תזמון.

טכניקות יעילות להפחתה של רעש כוללות:

(FLT:0) Power Distribution Design:FLT:1 יישום רשתות הפצה חזקות של חשמל עם קפקאים מספיקים, מספר מטוסים כוח, וחיבורים להורדת לחץ נמוך מסייע למזער רעש אספקת חשמל.מיקום זהיר של מפגעים מתפוררים ליד מעגלים הסמוכים להחלפה מספק מאגרים מטען מקומי אשר מפחיתים תנודות מתח.

(FLT:0)Grounding אסטרטגיות: 1FLT:1 יתרון אחד של מערכת קרקע דו-צדדית היטב מספק הגנה מפני התערבות לא רצויה ללא עלות לוח נוספת, למעט זמן תכנון הנדסי.

(FLT:0) מקום אחריות: 1FLT לפני ש- PCB מוגדר, יש לקחת את הטיפול כדי להציב רכיבים כראוי על ה- PCB.נמוך ברמה נמוכה, דיגיטלית מהירה גבוהה, ועיגולים רועשים (עיכובים, מתגים עתיריים גבוהים וכו ') חייב להיות מופרד כדי להגביל את ההפיכה בין תת-מערכת למינימום.

(FLT:0 Shielding and Isolation: FIRLT:1, טבעות שמירה וטכניקות בידוד יכול למנוע הפיכה רעש בין חלקי מעגלים רגישים.

דינמי לעומת Static Circle Design

מעגלים CMOS לוגיים דינמיים מועסקים באופן נרחב ב-VLSI ביצועים גבוהים של שבבים רודף ביצועים גבוהים מאוד של מערכת.עם זאת, שערי CMOS דינמיים פחות עמידים לרעשים מאשר שערי CMOS סטטיים.זה סחר בין ביצועים וחסינות רעש הוא שיקול בסיסי בעיצוב מעגלים.

מעגלים דינמיים מועסקים נרחב שבבים אינטגרציה בקנה מידה גדול מאוד בגלל הביצועים הגבוהים שלהם. למרבה הצער, הם רגישים יותר לרעש מאשר מעגלים מוליכים למחצה מתכת משלימים מתכת. מעצבים חייבים להעריך בזהירות אם היתרונות הביצועים של מעגלים דינמיים להצדיק את שולי הרעש מופחתים שלהם עבור יישומים ספציפיים.

כוח אינטגרity ו- Thermal Management

שמירה על מתחים יציבים של אספקת חשמל בכל צמתים המעגליים היא קריטית לניתוח אמין.ניתוח יושרה כוח כרוך מודלים של רשת חלוקת החשמל, זיהוי בעיות ירידה פוטנציאליות של מתח, וליישם פתרונות כגון:

רשת חשמל מתחדשת מחלחלת לצמצום טיפות מתח התנגדות
מיקום אסטרטגי של capacitors decoupling כדי להתמודד עם דרישות נוכחיות גבוהות
מספר תחומים של כוח לבודד מעגלים רגישים לרעש
On-chip Stress הרגולטורים עבור בלוקים מעגליים קריטיים

ניהול תרמי הוא חשוב באותה מידה, כמו חום מוגזם יכול לחדד ביצועים, להפחית את האמינות, ולגרום לריצה תרמית במקרים קיצוניים. עיצוב תרמי יעיל כולל בחירת כיור חום נאותה, חומרי ממשק תרמי, ניהול זרימת אוויר, וטכניקות עיצוב מודע כוח כדי למזער את הדור החום.

תזמון וניתוח תזמון וסינכרון

« « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « « «

במערכות דיגיטליות סינכרוניות, אות שעון מתאמת את פעולתם של אלמנטים של התפלגות שעון.רשתות התפלגות שעון חייב לספק את אות השעון לכל הצפיפות עם skew מינימלי (התחילה ההבדל בין כניסות במקומות שונים).

אסטרטגיות חלוקת השעון כוללות:

(ב) ויקרא: ויקרא י"א: ויקרא י"א): "ה' י' ויקרא י'" (דברים ט')
(ב) ⁇ :0) ⁇ (ב) ⁇ (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) [17] ,0) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) ⁇ (ב"ב): ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

דרישות זמן והחזקה

ל- Flip-flops יש דרישות תזמון קריטיות שיש להסתפק במבצע הנכון.זמן ההתקנה הוא משך המינימום שהנתונים חייבים להיות יציבים לפני קצה השעון, בעוד זמן התחזוקה הוא משך הזמן המינימלי שהנתונים חייבים להישאר יציבים לאחר קצה השעון.

ניתוח תזמון סטטי (STA) הוא מתודולוגיה לבדיקת כל מגבלות התזמון נפגשות לאורך כל עיצוב.מנויים לנתח את כל הדרכים האפשריות דרך המעגל, חישוב עיכובים ובדיקה עבור ההתקנה והחזקת הפרות מבלי לדרוש סימולציה ממצה.

יכולת וסינכרון

כאשר אותות חוצים בין תחומי שעון שונים או כאשר קלטות סינכרוניות נכנסות למערכת סינכרונית, יכולת הניתוק יכול להתרחש.סינכרון מעגלים, בדרך כלל מורכב מכמה צ'קרדפופסים, להפחית את ההסתברות של הדבקה proping דרך המערכת.עם זאת, שום סינכרונכרונייזר לא יכול לחסל לחלוטין סיכון, מעצבים חייב להבטיח כי הזמן בין הכשלים מקובלים (BF) הוא יישום.

עקרונות לוגיקה

מיקרו-מעבדים ויחידות עיבוד מרכזי

מיקרומעבדים: "מוחות" של מחשבים מסתמכים לחלוטין על לוגיקה דיגיטלית לביצוע הוראות.מעבדים מודרניים מכילים מיליארדי טרנזיסטורים מאורגנים ליחידות פונקציונליות כולל יחידות לוגיקה סיבולת (ALUs), יחידות בקרה, רישומים, קמציות ורשתות קישוריות.

ALU מבצע פעולות קידוד (מסורת, תת-קרקעיות, ריבוי, חלוקה) ופעולות לוגיות (AND, OR, לא, XOR) על נתונים בינאריים. פעולות אלה נבנות מהשערים הלוגיים הבסיסיים, עם תוספות שנבנו מ XOR ושערים, ופעולות מורכבות יותר ממוסכמות לרצף של פעולות פשוטות יותר.

יחידות בקרה ליישם את מחזור ההנחיה של מחיקת קודקוד באמצעות מכונות ממשלתיות סופיות ולוגיקה משולבת. הם יוצרים אותות שליטה המתאםים את תנועת הנתונים בין רישומים, זיכרון ויחידות פונקציונליות, ומזזזזזים את ביצוע ההוראות של התוכנית.

מערכות זיכרון

יחידות זיכרון: RAM ו-ROM מבוססים על מעגלים דיגיטליים שמאוחסנים ומשחזרים מידע.טכנולוגיות זיכרון שונות מעסיקות שערי לוגיקה בתצורה שונות כדי להשיג ביצועים ספציפיים, צפיפות ומאפיינים של כוח.

(FLT:0) זיכרון RAM סטטי (SRAM): FLT:1 שימושים חצויים מחוסנים כדי ליצור כיבים דו-פעפיים לאחסן ביטים בודדים. SRAM הוא מהיר אבל דורש מספר טרנזיסטורים ל bit, מה שהופך אותו פחות צפוף מאשר סוגים אחרים של זיכרון.זה נפוץ עבור זיכרון cache במעבדים.

(FLT:0) ,DRAM דינמי (DRAM): veF1 , מאחסנים כטעימים על capacitors, הדורש פעולות רענון תקופתיות. בעוד מורכב יותר בפעולה, DRAM משיג צפיפות גבוהה יותר מאשר SRAM ומשמש לזיכרון מרכזי במערכות מחשב.

(FLT:0)Read-Only Memory (ROM): ההרחבה 1 מאחסנת נתונים קבועים או חצי-מונים באמצעות טכנולוגיות שונות.comable ROMs (PROMs), Erasable PROMs (EPROMs), ו- PROMsable PROMs (EEPROMs) לספק רמות שונות של גמישות לעדכון מידע מאוחסן.

(FLT:0) Flash Memory:BuildFLT:1) סוג של זיכרון לא רצוני שהפך להיות כל-כך מוזר באלקטרוניקה המודרנית, מכוננים USB לכוננים יציבים של מדינתיים (SSDs) זיכרון פלאש משתמש טרנסיסטורים צפים לאחסון מטען, עם ניהול לוגיקה מורכב, לכתוב ולמחוק פעולות.

עיבוד אותות

עיבוד אותות דיגיטליים (DSP) כרוך אותות מניפולציה המיוצגים כרצף של מספרים. יישומי DSP כוללים עיבוד אודיו ווידאו, תקשורת, מערכות מכ"ם, הדמיה רפואית ומערכות בקרה. אלגוריתמי DSP מיושמים באמצעות ארכיטקטורות חומרה מיוחדות המותאמות לפעילות משותפת כגון:

(FLT:0) פעולות (MAC): FLT:1 הפעולה הבסיסית באלגוריתמים רבים של DSP, שילוב רב-הכפלה ותוספת צעד אחד
(FLT:0) פריר פורייר (FFT): אלגוריתמים רגישים לניתוח דומיין תדירות, המיושמים באמצעות מבנים פרפרים שנבנו ממוסיפים ומשכפלים
(FLT:0) פילטרים של אימפולסיבית (FIR):FLT:1 פילטרים דיגיטליים המיושמים כסכום של דגימות קלט, באמצעות מערך של מכפילים ותוספים
(ב) פילטרים (IIR) תואמים: 0 ,0) פילטרים מוצפנים המספקים יישום יעיל של תגובות תדר מסוימות

מערכות Embedded ומיקרובקר

מערכות Embedded הן מערכות מחשוב מיוחדות שנועדו לבצע פונקציות ייעודיות במערכות מכניות גדולות יותר או חשמל.הם נמצאים באינספור יישומים כולל מערכות רכב, אוטומציה תעשייתית, אלקטרוניקה צרכנית, מכשירים רפואיים ואינטרנט של דברים (IoT) מכשירים.

מיקרובקר משלבים הליבה של מעבד, זיכרון, ממשקים היקפיים על שבב יחיד.ממשקים היקפיים, המיושמים באמצעות לוגיקה דיגיטלית, מספקים קישוריות למכשירים חיצוניים כגון:

(PLT:0) מטרה כללית Input/Output (GPIO): IntegratedFLT:1 ו- 1 pins דיגיטליים ניתנים להגדרה עבור מפגשים עם מתגים, נוריות, ומכשירים פשוטים אחרים
(FLT:0Serial Communications Interfaces: 1FLT:1 Uvent, SPI, I2C ופרוטוקולים אחרים לתקשורת עם חיישנים, תצוגות, ומערכת תת-מערכות אחרות
(FLT:0) אנלוג-ל-Digital Converters (ADC): FIRLT:1 להמיר אותות חיישן אנלוגיים לערכים דיגיטליים לעיבוד
(FLT:0)Pulse Width Modulation (PWMrea): 1FLT:1 ליצור אותות משתנים-duty-מחזוריים עבור שליטה מוטורית, LED dimming ויישומים אחרים
(ב) ,0)Timers ו- Counters:FLT:1 מספק תזמון מדויק לתזמון אירועים, מדידה תדירות, ובקרת זמן מבוססת על

מערכות תקשורת

סמארטפונים: כל אפליקציה, קריאה או תמונה מסתמכת על שכבות של לוגיקה דיגיטלית המוטבעת במעבדים ובזיכרון.מערכות תקשורת מודרניות מעסיקות מעגלים דיגיטליים מתוחכמות עבור ⁇ , מאמת, שידור, קבלת, השמדה, ומחיקת מידע.

רכיבים דיגיטליים מרכזיים במערכות תקשורת כוללים:

(FLT:0) vocoders ו Decoders: FIRLT:1 , יישום קודים תיקון שגיאות להוסיף undancy להעביר נתונים, המאפשר זיהוי ותיקון שגיאות שנגרמו על ידי רעש והתערבות
(FLT:0)Modulators ודמורטטורים: ibph:1) להמיר נתונים דיגיטליים לסימנים אנלוגיים המתאימים לשידור על פני מדיה שונים, ולחזר נתונים דיגיטליים שהתקבלו אותות אנלוגיים
(ב) ,0) ,Equalizers: 1FLT) לעיוות ערוצים באמצעות מסננים דיגיטליים מתאימים
(ב) ,0) ,Synchronization Circuits: FLT:1 ,Recoverתזמון מידע מסימנים שהתקבלו כדי לאפשר דגימה נכונה ודה-מחדש
(ב) ,0) מפקחי פרוטוקול: פרוטוקולי תקשורת בלתי מיישמים באמצעות מכונות ממשלתיות ולשלוט בלוגיקה

מכשירים לוגיים

מכשירים לוגיים הניתנים לתוכנה (PLDs) מספקים פלטפורמות גמישות ליישום לוגיקה דיגיטלית אישית ללא צורך ייצור מעגלים משולבים מותאם אישית.מכשירים אלה פיתחו עיצוב מערכת דיגיטלית באמצעות מתן אפשרות מחזורי פיתוח מהירים, מחזורי פיתוח קצרים יותר, ופונקציונליות שניתן להעלות על פני השטח.

(FLT:0)Field-Programmable Gate Arrays (FPGAs): היום מותאם אישית ICs ומערך השערים הניתנים להגדרה הם בדרך כלל עם שפות תיאור חומרה (HDL) כגון Verilog או VHDL. FPGAs מכילים מגוון של בלוקים לוגיים ניתנים להגדרה, חיבורים ניתנים להתאמה, ותפקודים מיוחדים לפונקציות כגון DSP.

FPGAs משמשים יישומים הדורשים ביצועים גבוהים, עיבוד מקביל, או האצה חומרה אישית, כולל:

מערכות מסחר ב- ⁇ דורשות שקיפות אולטרה-נמוכת
עיבוד וידאו ויישומים ראיית מחשב
תשתיות רדיו ותקשורת
מערכות חלליות והגנה הדורשות לוגיקה בעלת משקל קרינה או לוגיקה שניתן להעלות על פני השטח
Prototyping ואימות של עיצובים ASIC מותאם אישית

(FLT:0)Complex Programmable Logic מכשירים (CPLDs): FLT 1 פשוט יותר מ FPGAs אבל מציע תכונות תזמון מהיר יותר, צפויות יותר משמש לעתים קרובות לשליטה בלוגיקה, מכונות המדינה, ולוגיקה דבק במערכות דיגיטליות.

מערכות בקרה ואוטומציה

בקרים קלים תנועה: הפעלת מעגלים לוגיים המתוכננים לנהל רצפים ותזמון.לוגיקה דיגיטלית היא יסוד לאוטומציה תעשייתית, רובוטיקה ומערכות בקרה על פני תחומים רבים.

בקרים לוגיים מתכנתים (PLCs) הם מחשבים תעשייתיים מיוחדים המשתמשים בלוגיקה דיגיטלית כדי לשלוט בתהליכים הייצור, קווי הייצור ומערכות אוטומטיות אחרות. PLCs לבצע תוכניות לוגיקה הסולם, שפת תכנות גרפית המבוססת על דיאגרמות לוגיות של העברת, אשר מתורגם לפעילות מעגלים דיגיטלית.

מערכות בקרה התנועה משתמשות בלוגיקה דיגיטלית כדי ליצור אותות בקרה מדויקים עבור מנועים ומבצעים.מערכות אלה מממשות אלגוריתמים כגון PID (Proportional-Integral-Derivative) באמצעות פעולות אופטימיזציה ולוגיקה דיגיטליות, עם משוב מקודדים וחיישנים מעובדים באמצעות ממשקים דיגיטליים.

טכניקות עיצוב מתקדמות ואופטימיזציה

שיטות עיצוב בעלות כוח נמוך

צריכת חשמל הפכה לאימון עיצוב קריטי במערכות דיגיטליות מודרניות, המונעות על ידי מכשירים ניידים בעלי יכולת סוללות, מגבלות תרמיות במעבדים ביצועים גבוהים, ודאגות סביבתיות.הת ב-CMOS מורכבת מאנרגיה דינמית (התקבלה במהלך המעבר) וכוח סטטי (זרם הדבק כאשר טרנזיסטורים אינם חסינים באופן יחסי).

טכניקות עיצוב בעלות כוח נמוך כוללות:

(FLT:0)Clock Gating: 1FLT:1 אותות שעון מתפתל בלוקים מבודדים פעילות מעבר מיותרת, צמצום צריכת חשמל דינמי.

(FLT:0)Power Gating:FLT:1 ניתוק לחלוטין את אספקת החשמל לבלוקים מעגליים שאינם בשימוש מבטל את זרם הדלפה. Power gating דורש עיצוב זהיר לניהול המעבר בין מדינות מופעלות ללא מופעלות, כולל שמירה ממשלתית ושיקולי זמן מתעוררים.

(FLT:0) ,Wolage ו- Frequency Scaling (DVFS): veFLT:1 מכוונן מתח אספקה ותדירות השעון בהתבסס על דרישות ביצועים מאפשר מערכות לפעול בנקודת הכוח המינימלית הנדרשת לעומס העבודה הנוכחי.מכיוון שכוח דינמי הוא פרופורציונלי למתח מריבוע ותדירות, צמצום שני הפרמטרים באופן משמעותי מקטין את צריכת החשמל.

(FLT:0) Multi-Threshold CMOS:FLT ( 1) שימוש בטרנסיסטורים עם מתחי סף שונים מאפשר למעצבים לאזן ביצועים ודליפה. ⁇ בעלי דליפה נמוכה יותר אבל לאט יותר, בעוד טרנזינסנטנים דלתיים הם מהירים יותר אבל דליפות יותר הנוכחי.

עיצוב ל Testability

כמו מעגלים משולבים להיות מורכב יותר, בדיקות הופך מאתגר יותר ויותר עיצוב עבור טכניקות Testability (DFT) לשלב מעגלים נוספים ושיטות עיצוב המאפשרות בדיקות של שבבי מיוצרים, שיפור התשואות וצמצום עלויות הבדיקה.

טכניקות DFT נפוצות כוללות:

(FLT:0)Scan Chainsure:FLT:1 להמיר צפיפות לתוך סריקות צפיפות שניתן לחבר בסדרה מאפשר גישה ישירה למדינה פנימית עבור יישום דפוס בדיקה והתבוננות תגובה.

(FLT:0) Built-In Self-Test (BIST): שילוב גנרטורים של דפוס הבדיקה וניתוחי תגובה על שבב מאפשר מבחן עצמי ללא ציוד בדיקה חיצוני. BIST הוא בעל ערך מיוחד לבדיקת זיכרון ובדיקת שדה של מערכות פרוסות.

(FLT:0) סורק ראשי: 1FLT 1 תקן IEEE 1149.1 מגדיר נמל גישה לבדיקות ואדריכלות של סריקות גבול המאפשרת בדיקות של חיבורים בין צ'יפס על לוח מעגלים מודפס.טכניקה זו הפכה חיונית לבדיקת מערכות מרובות שבבים מורכבים.

עיצוב ל Reliability

אמינות היא קריטית עבור מערכות דיגיטליות ביישומים קריטיים לבטיחות, פריסות ארוכות חיים, וסביבות קשות.עיצוב להסתמכות (DFR) כולל טכניקות למניעת, לזהות ולהחלים מכישלונות.

(FLT:0) Redundancy:FLT:1 , Duplicating מעגלים קריטיים ושימוש בהגיון הצבעה כדי להסתיר כשלים משפר את האמינות. 3 מודולרי Redundancy (TMR) משתמש בשלושה עותקים של מעגל עם רוב הצבעה, סובלנות לכשלונות בודדים.

(FLT:0) ,זיהוי ותיקון: ההרחבה של פיסות הסתברות, בדיקות, או קודים יותר מתוחכם של תיקון שגיאות על נתיבי נתונים וזיכרונות מאפשר זיהוי ותיקון שגיאות הנגרמות על ידי תקלות טרנספורמטיביות, פגמים בייצור או השפעות קרינה.

(FLT:0)Radiation Harding:FLT:1Build for aerospace and Nuclear Applications, טכניקות עיצוב מיוחדות ותהליכי ייצור ליצור מעגלים עמידים לשגיאות הנגרמות קרינה.אלה כוללים שימוש במבנים מיוחדים טרנסטור, טכניקות הפריסה, ועיגול לתנצלויות המפחיתות את הרגישות לקביעת קרינה.

עיצוב סינכרוני וגלובלי Asynchronous Locally Synchronous Design

בעוד שרוב המערכות הדיגיטליות משתמשות בעיצוב סינכרוני עם שעון גלובלי, מתודולוגיות תזמון חלופיות מציעות יתרונות ביישומים מסוימים. מעגלים סינכרוניים משתמשים בפרוטוקולים של לחיצת ידיים במקום שעונים לתאם פעולות, פוטנציאל להציע צריכת חשמל נמוכה יותר, מודולריות טובה יותר וחיסול של אתגרים חלוקת שעונים.

Globally Asynchronous Locally Synchronous (GALS) ארכיטקטורות ממערכות חלוקת איים סינכרוניים שמתקשרים באופן סינכרוני.גישה זו משלבת את הפשטות העיצובית של מעגלים סינכרוניים עם היתרונות של תקשורת סינכרונית, כולל מורכבות הפצת שעונים מופחתת וסובלנות טובה יותר של וריאציות תהליכים.

מגמות מתפתחות וכיוונים עתידיים

טכנולוגיות מתקדמות

ייצור Semiconductor ממשיך להתקדם, עם ממדים טרנסיסטורים מתכווץ על פי חוק מור, אם כי הקצב האט בשנים האחרונות. מתקדם תהליך נודות (7nm, 5nm, 3nm, ומעבר) מאפשר צפיפות אינטגרציה גבוהה יותר, ביצועים משופרים, ולהפחית צריכת חשמל, אבל גם להציג אתגרים חדשים כולל עלויות ייצור מוגברת, יעילות תהליך ואמינות.

טכנולוגיות אינטגרציה תלת-ממדיות, כולל טרנדים של FinFET ומבנים שער-סביב (GAA), מספקות שליטה אלקטרוסטטית טובה יותר וצמצום הדליפה בהשוואה לטרנסיסטורים מסורתיים של מתכננים.טכנולוגיות אלה מאפשרות המשך הגדלה תוך ניהול אפקטים קצרים ערוצים שאחרת יגבילו את הביצועים.

מחשוב קוונטי ומעבר לCMOS Technologies

שערי לוגיים יכולים להיעשות מאפקטים מכניים קוונטיים, לראות שער לוגיקה קוונטית. מחשוב קוונטי מייצג פרדיגמה חישובית שונה לחלוטין, באמצעות ביטים קוונטיים (qubits) שיכולים להתקיים במדינות סופרפוזיציה ולהציג סבך קוונטי. שערי הקוונטים מיישמים את ה-qubits לביצוע חישובים שיכולים לפתור בעיות מסוימות מהר יותר מאשר מחשבים קלאסיים.

טכנולוגיות אחרות שאינן CMOS נחקרות כוללות:

(ב) ⁇ :0) ⁇ : ⁇ 1 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(FLT:0)Carbon Nanotube ו Graphene Electronics:BuildFLT:1) מינוף חומרים חדשים עם תכונות חשמל גבוהות יותר
(FLT:0)Neuromorphic מחשוב: 1 יישם אדריכלות בהשראת המוח באמצעות מעגלים אנלוגיים או מבויים מעורבים
(FLT:0)Optical Computing: 1FLT:1 שערי לוגיקה Photonic להשתמש אפקטים אופטיים לא ליניאריים.

אינטליגנציה מלאכותית ולמידה של מכונות

הגידול הנפץ של יישומי בינה מלאכותית ולמידה של מכונות הוביל לפיתוח של מאיצים מיוחדים חומרה אופטימיזציה לפעילות רשת עצבית. מאיצים אלה משתמשים בלוגיקה דיגיטלית כדי ליישם ריבוי ממטריקס, פונקציות הפעלה, ופעולות אחרות משותפות באלגוריתמים למידה עמוקה.

יחידות עיבוד Tensor (TPUs), יחידות עיבוד גרפי (GPUs) מותאם לעומסי עבודה של AI, ומאצלי AI מותאמים אישית מעסיקים מקבילות מסיבית, יחידות ⁇ מיוחדות, ואופטימיזציה של היררכיות זיכרון כדי להשיג הזמנות של ביצועים טובים יותר ויעילות אנרגיה מאשר מעבדים למטרות כלליות עבור משימות AI.

האינטרנט של דברים ו- Edge Computing

התפוצה של מכשירי IoT יוצרת דרישה לעיגולים דיגיטליים אולטרה-עוצמה שיכולים לפעול במשך שנים על כוח סוללה או קצירת אנרגיה.יישומים אלה דורשים אופטימיזציה כוחית אגרסיבית, לעתים קרובות להקריב ביצועים עבור צריכת אנרגיה מינימלית.

מחשוב Edge דוחף יכולות חישוביות קרוב יותר למקורות נתונים, צמצום דרישות השקיפות והפספר רוחב פס.המכשירים כוללים לוגיקה דיגיטלית לעיבוד מקומי, קבלת החלטות וסינון נתונים אינטליגנטי לפני העברת מידע לשרתי ענן.

אבטחה ואמון אבטחה

ככל שמערכות דיגיטליות הופכות יותר ויותר קשורות וביקורתיות לתשתיות, האבטחה הפכה להיות חשובה ביותר.ביטחון הארדware כרוך בהגנה מפני איומים שונים כולל התקפות של ערוצים צדדיים, זריקת תקלות, הנדסה לאחור וטרויאנים חומרה.

טכניקות עיצוב ממוקדות אבטחה כוללות:

(FLT:0) פונקציונליות בלתי-אפשרית (PUFIR): 1FLT:1 Exploiting ייצור וריאציות כדי ליצור מזהה מכשיר ייחודי
(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(FLT:0) ,Side-Channel Countermeasures:03) 1 טכניקות עיצוב למנוע דליפת מידע באמצעות צריכת חשמל, פליטות אלקטרומגנטיות, או וריאציות תזמון

Best Practices for Digital Circle Design

שיטות עיצוב ו Flow

עיצוב מעגלים דיגיטליים מוצלח עוקב אחר מתודולוגיה מובנה אשר מתקדמת ממפרט באמצעות יישום ואימות.זרימת עיצוב טיפוסי כוללת:

(FLT:0) specification:FLT:1 ברור הגדרת דרישות פונקציונליות, מטרות ביצועים, תקציבי חשמל ומפרטים ממשק
(FLT:0)אדריכלות עיצוב:FLT:1Building function intoמודולים, הגדרת ממשקים ובחירת גישות יישום
(ב) ,0)RTL Design: FLT:1 יישום העיצוב באמצעות שפות תיאור חומרה ברמת העברת הרישום
(ב) ,0) טיהור מפופורמטיבי: סימולציה 1 (הדגשה על עיצוב עם ספסלים בדיקה מקיפה כדי לאמת פונקציונליות נכונה
(ב) [15] ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
(ב) עיצוב פיזי:0) עיצוב: 1FLT 1 , פענוח מעגל, ניהול תזמון, כוח, ושלמות אות
(FLT:0)Verification:FLT 1 ביצוע ניתוח תזמון סטטי, ניתוח חשמל ואימות רשמי
(ב) ,0) תוצאות ובדיקה: FIRLT:1 (הופנה מהדף עיצוב ובדיקה)

מסמכים ועיצוב Reuse

תיעוד מקיף הוא חיוני לשמירה, לפענוח, ולשימוש חוזר בעיצוב. Documentation צריך לכלול:

מפרט פונקציונלי המתאר מה המעגל עושה
מסמכים באדריכלות המסבירים כיצד העיצוב בנוי
מפרט Interface המגדיר את כל הקלטים, הפלטים והפרוטוקולים
תזמון דיאגרמות הממחישות מערכות יחסים אותות
תוכניות אימות ודיווחי כיסוי לבדיקת
מגבלות עיצוב ונחות

עיצוב מחדש באמצעות קניין רוחני (IP) ליבות מאיץ את הפיתוח ומשפר את האיכות. ובכן, מעוצב, מאומת ותיעוד בלוקים IP ניתן לשלב בפרויקטים מרובים, תוך הקטנת עלויות הפיתוח וצמצום הסיכון.

אימות ואימות

אימות צורכת חלק משמעותי של מאמץ עיצוב, לעתים קרובות מעל הזמן שהוצא על יישום אסטרטגיות אימות יעילות משלבות טכניקות מרובות:

(FLT:0) simulation: FLT:1 , הפעלת מקרים באמצעות מודלים התנהגותיים או ברמת שער כדי לאמת פונקציונליות.סימולציה יכול להשתמש בבדיקות מכוונת מיקוד תרחישים ספציפיים או אימות קיסרי מצטבר שיוצר מקרים שונים של מבחן באופן אוטומטי.

(FLT:0) נציב קדמון: שימוש בטכניקות מתמטיות כדי להוכיח תכונות על העיצוב. שיטות טפסים יכול לאמת באופן מלא תכונות מסוימות כי יהיה בלתי מעשי לבדוק באמצעות סימולציה.

(FLT:0) , Emulation and Prototyping:FIRLT:1) עיצובים יישום במערכות FPGAs או חיקוי מאפשר אימות מהיר ופיתוח תוכנה לפני סיליקון זמין.

(ב) ⁇ :0) ניתוחי הארכה: 1FLT:1 measuring אשר חלקים של העיצוב והמפרט הופעלו על ידי בדיקות אימות, זיהוי פערים בשלמות אימות.

למידה רציפה ופיתוח מקצועי

עיצוב מעגלים דיגיטליים הוא תחום מתפתח במהירות הדורש למידה רציפה להישאר נוכחית עם טכנולוגיות חדשות, כלים ומתודולוגיות.

כנס התעשייה, כגון International Solid-State Circuits Conference (ISSCC) וועידת אוטומציה עיצוב (DAC)
קורסים מקוונים ומדריכים המכסים נושאים מתקדמים וטכנולוגיות חדשות
פרסומים טכניים כולל כתבי עת והליכים של ועידות
השתתפות בארגונים מקצועיים וגופים
ניסיון עם לוחות פיתוח וכלי תכנון

משאבים ללמידה נוספת

עבור אלה המעוניינים להעמיק את ההבנה שלהם של עיצוב מעגלים דיגיטליים, משאבים רבים זמינים:

מוסדות חינוך:0 (FLT:1 אוניברסיטאות ברחבי העולם מציעים תוכניות מקיף בהנדסה חשמלית והנדסת מחשב עם התמחות בעיצוב דיגיטלי.עבור תלמידים להוטים לחקור את עמוד השדרה של מערכות מחשוב, תואר בהנדסה ממוחשבת באוניברסיטת Universidad Europea מספק בסיס מקיף.הבנת עיצוב לוגיקה דיגיטלית מצייד מהנדסים עתידיים עם הכישורים לבנות, אופטימיזציה, ו innova in a World-Moderts.

(ב) ,0) ,U (ב) ,(ב) ,(ב) ,(ב) ,(ב) ,(ה) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

אתר האינטרנט של קונסולת ה-FLT:0 (Tortorial Sites): FLT:1 Resources like:2Electronics Tutorials TutorialsFLT 3) מספק הסברים נגישים למושגים לוגיים דיגיטליים עם דוגמאות מעשיות והפגנות אינטראקטיביות.

כלי פיתוח:0 (FLT:1RE) חינם ופתוחים כלי קוד כגון Icarus Verilog, GHDL, ו Yosys מאפשרים למידה ללא רישיון תוכנה מסחרי יקר.

(FLT:0) ועדת פיתוח: FLT:1; FPGAable FPGA לוחות ספקים כמו Xilinx, אינטל (אלטרה), ולטיס מספקים פלטפורמות ליישום ובדיקת עיצובים דיגיטליים. Arduino ו- Raspberry Piboards מציעים נקודות כניסה נגישות לפיתוח מערכות משובצות.

מסקנה

תכנון מעגלים דיגיטליים חזקים דורש הבנה מקיפה של עקרונות שער לוגיקה, תשומת לב זהירה לחסינות רעש ואמינות אות, ניתוח תזמון קפדני, ויישום של מתודולוגיות עיצוב מתאימות.עקרונות של אלקטרוניקה דיגיטלית ועיצוב לוגיקה הם יסוד בבניית מעבדים, מערכות זיכרון ויישומים רבים אחרים מחשוב.

משערי ההיגיון הבסיסיים המבצעים פעולות בוטות בסיסיות למעגלים המשולבים המורכבים המחזקים את מערכות מחשוב מודרניות, עקרונות עיצוב דיגיטליות נשארים קבועים גם כאשר טכנולוגיות מתפתחות. שערי לוגיקה מרובים יכולים להיות משולבים כדי להשיג גבוה יותר סדר לוגיקה ומערכות דיגיטליות מורכבות.שערים לוגיים הם תכליתיים במונחים של פעולות לוגיות, שכן הם יכולים לבצע מגוון של פעולות כאשר מוגדרים בדרכים שונות.

היישומים של עקרונות השער הלוגיים משתרעים כמעט בכל היבט של הטכנולוגיה המודרנית.שערי ההיגיון מוצאים את השימושים שלהם בחיי היום-יום שלנו, כגון אדריכלות של הטלפונים, המחשבים הניידים, הטאבלטים והזיכרון שלנו, כפי שאנו ממשיכים לדחוף את הגבולות של מה אפשרי עם אלקטרוניקה דיגיטלית - ממחשב הקוונטי לחומרה מלאכותית - עקרונות היסוד של עיצוב שער ההיגיון עדיין רלוונטיים כמו אי פעם.

הצלחה בעיצוב מעגלים דיגיטלי דורשת לא רק ידע טכני אלא גם מתודולוגיה שיטתית, תשומת לב לפרטים ומחויבות ללמידה מתמשכת.על ידי שליטה בעקרונות המתוארים במדריך זה ולהישאר נוכחי עם טכנולוגיות מתפתחות ושיטות הטובות ביותר, מהנדסים יכולים ליצור מערכות דיגיטליות חזקות, יעילות וחדשניות שעומדות בדרישות ההולך וגדלות של יישומים מודרניים.

בין אם אתם מתכננים בקר מוטבע פשוט, מעבד ביצועים גבוהים, או חקר טכנולוגיות מחשוב הדור הבא, היישום המעשי של עקרונות שער ההיגיון מספק את הבסיס ליצירת מעגלים דיגיטליים אמינים ויעילים.המסע משערים בסיסיים ועד מערכות מורכבות מאתגר אך מתגמל, המציע הזדמנויות אינסופיות לחדשנות ולפתרון בעיות בעולם הדיגיטלי שלנו יותר ויותר.