מגבר תפעולי (op amps) הם העורקים של אלקטרוניקה אנלוגית, המופיעים בכל דבר ממחשים אודיו ופילטרים פעילים לפורצים, שונים ומממשקי חיישן.רוב התלמידים נתקלים בהם לראשונה כקופסאות שחורות עם רווח אידיאלי, פערים מלוטשים ומפרטים רוחב פס.עם זאת, הבנה עמוקה של דרישות אלקטרוניקה שנראים בתוך השבבים ורואים כיצד פרמטרים אלה מתפתחים באופן ממשי בין מודלים פיזיים מתקדמים.

מאמר זה מציע מדריך מקיף עבור מחנכים וסטודנטים שרוצים לעצב, לדמות, ולבנות רצף פשוט אך פונקציונלי של רצף גלגולים ברמה גבוהה יותר, אנו הולכים דרך אבני הבניין החיוניים - שלב קלט אדיש, המראה הנוכחי, להשיג שלב, ופלט bu - הסביר כיצד כל אחד תורם לביצוע הכולל, ודנו על הערך החינוכי של בנייה על ידי קצה, יהיה לך את הידע כדי ליצור כלי הסברה מעשית בעת עיצוב מיומנויות עיצוב.

הבנת היסודות של Transistor-Level Op Amps

בליבה, אמפ מדרגה transistor כוללת מכשירים פעילים מרובים מסודרים כדי ליצור שלבים מגבריים שונים של גלדיאטור.האדריכלות הטיפוסית כוללת שלושה חלקים עיקריים: שלב קלט שונה, אחד או יותר שלבי רווח, ואת שלב פלט.BJTs קוטבית (BJTs) או transistististististors שדה מתכת-חמצני (MO) יכול לשמש כל אחד, 000 של חומרים מוטציה, 000, 000, 000, 000, 000, 000, 000, 000 של חומרים שונים של רוחב פסטה, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000, 000 מוליכים רוחב פסטה, 000, 000, 000, 000, 000, 000 מוליכים רוחב פסטור, 000, 000, 000, 000, 000 של חומרים מוטה) או מתכת-מפס) או מתכת-מפס) או מתכת-מפס) או מתכת-פח, 000 של

בעיצוב מבוסס BJT, שלב קלט שונה נוצר בדרך כלל על ידי זוג של NPN טרנזיסטורים המחוברים כמגבר שונה.ה פולטים קשורים יחד והטיה על ידי מקור קבוע, לעתים קרובות מיושם עם מראה נוכחי.שלב זה ממיר את ההבדל בין שני מתחי קלט לתוך זרם פרופורציונלי.

הבנת תפקודו של כל בלוק ואינטראקציה חיונית.לדוגמה, רווח שלב קלט נקבע על ידי ה טרנסנדנדציה של טרנסיסטורים קלט והתנגדות העומס (לעתים קרובות מסופק על ידי מראה נוכחי) הרווח הכולל של שלב פתוח יכול להגיע 60-80 dB בעיצוב פשוט שני שלבים.לומדים חייבים גם לתפוס מושגים כמו הטיה, ניתוח קטן, תגובה, תגובה, וקצב גלוי - אשר הופך להיות מפוסק של מעגל מוחשי כאשר נראה דיסקרטי.

עבור אלה חדשים עיצוב ברמה transistor, זה עוזר קודם לסקור את הפעולה של אחד BJT או MOSFET שלב מגבר. TheFLT:0Texas Instruments "Op Amp Basics" יישום NoteFLT 1 מספק סיכום מצוין של פרמטרים אידיאליים ואמיתיים של אמפ, צמיגים אותם להפעלה פנימית.

עיצוב טרנסג'נדר פשוט - Levelel Op Amp

תהליך העיצוב של אמפ חינוכי יכול להיות שבור לכמה שלבים לוגיים.אנו נבחן עיצוב שני שלבים BJT המתאים היטב עבור ריצוף לחם וסימולציה.העיגול משתמש טרנסיסטורים נפוצים כמו 2N3904 (NPN) ו 2N3906 (PNP), אשר הם זולים וזמין באופן נרחב.

שלב 1: שלב האינקוויזיציה השונים

לב ה- AMP הוא זוג שונה.שני NPN טרנזיסטורים (Q1, Q2) יש את הפולטים שלהם מחוברים יחד, ומקור קבוע נוכחי (I TAIL) הטיה את הצומת הזה.המקור הנוכחי ניתן ליישם עם NPN שלישי transistor (Q3) ומתנגד, או ליתר דיוק עם מראה נוכחי באמצעות זוג PNP (Q4, Q4, 000) עבור זרם ישר, 000, עבור זרם ישר, 000, 000, 000, 000, 000, 000, 000, 000, 000 אספן אחד, 000, 000 פשטות היטב, 000, 000, 000 אספן אחד, 000 אספן אחד, 000 אספן אחד, 000 אספן אחד, 000 פשטות, 000, 000 פשטות, 000.

התאמה נכונה של הזוג השונה היא קריטית ליחס דחייה משותף גבוה (CMRR) ביישום דיסקרטי, טרנזיסטורים נבחרים מאותה אצווה ושימוש אופציונלי ב- פולטים נגד הדור (מתנגדים קטנים בסדרה עם כל פולטטר) כדי להפחית את ההשפעה של אי התאמה.תלמידים יכולים להתנסות עם רכיבים שלא מתאימים כדי לראות את ההשפעה על סף התפרצות המתח.

שלב 2: הוספת עומס המראה הנוכחי

כדי למקסם את הרווח, את האספן ניתן להחליף על ידי עומס המראה הנוכחי. A PNP מראה נוכחי (Q4, Q5) מציג תנופה גבוהה לאספנים של הצמד השונה, הגדלת הרווח של השלב הראשון באופן משמעותי.זוהי טכניקה קלאסית בשימוש במקרים מסחריים רבים.התפוקה של השלב המבדיל הופכת למתח חד קצה אחד שנלקח מאספן של Q2 (או Q1, בהתאם לתצורה פעילה כל כך גם כן.

על המחנכים להדגיש כיצד המראה הנוכחי מאזן את הזרמים וכוחות את האספן מתחים בערך שווה, ובכך לקבוע נקודת הפעלה מוגדרת היטב.זו הזדמנות טובה ללמד על עומסים פעילים מול עומסים מנוגדים ומסחר בפס רוחב פס.

שלב שלישי: השלב השני של ה-Get Stage

הפלט היחיד מראשית הראשונה מוזן כעת למגבר משותף (Q6) כדי לספק רווח מתח נוסף. a Small capacitor (C1) ממוקם בין הבסיס והאספן של Q6 - הידוע כפיצוי מילר - שולט בתגובה תדירות ומבטיח יציבות כאשר ה- mp משמש משוב שלילי.

יש לעודד את התלמידים לדמות את רווח הפותח ואת שולי שלב עם ערכים שונים של capacitor פיצוי.הקלאסית (FLT:0Analog מכשירים מאמר על מילר פיצוי FLT:1) מסביר את הרעיון בצורה נגישה.

שלב רביעי: The Output Stage

שלב הפלט חייב לספק תנופה נמוכה ויכולת מקור ולשקול הנוכחי. A Complete Push-pull פולט עוקבים באמצעות NPN ו- PNP transistor (Q7, Q8) הוא בחירה נפוצה.הבסיסים מונעים על ידי הפלט של שלב הרווח מציג הטיה (ABS) באמצעות הפלט טרנזיסטור כדי לחסל עיוותים קטנים בהווה, בדרך כלל על ידי מערכת חינוך אחת (R) עם 148) עם מוטה (R) עם מוטה) עם מוטה (R) עם מוטה (R) עם זרם חינוכי (R) עם מוטה) עם מוטה (R) פשוטה (R) עם , לדוגמה, לדוגמה, בין 2.

שלב הפלט הוא גם המקום שבו התלמידים לומדים על יכולת נהיגה עומס ושיקולים תרמיים.הם יכולים לבדוק את המעגל עם עומסים שונים (למשל, 1 k ⁇ , 10 k ⁇ ) ולהתבונן בשינוי בתנודתית מתח.

שלב 5: שילוב של ביסינג ושילוב מעגלי כללי

כל השלבים זקוקים להטיה נאותה של DC.הזנב הנוכחי עבור הזוג השונה, זרמי האספן של שלב הרווח, ואת הזרם המכריע של שלב הפלט חייב להיות מוגדר על ידי מתנגדים או מקורות נוכחיים. מתח הפניה יחיד (למשל, ממחיצת מתח או מפלט זן) יכול להטיית מקורות אנרגיה נוכחיים מרובים.

הנה תיאור schematic פשוט (ללא ציור):

  • Q1, Q2: NPN זוג שונה עם התנגדות פולטת (התחדשות) ועומסי אספנים (R1, R2 או המראה הנוכחי).
  • Q3: NPN זנב מקור נוכחי עם הטיה בסיסית מ R4, R5, ו- RE3.
  • Q4, Q5: PNP מראה נוכחי כעומס עבור Q1/Q2.
  • Q6: NPN להשיג שלב עם מילר capacitor C1 ועומס אספנים R3.
  • Q7, Q8: NPN / PNP לדחוף-pull שלב עם דיודה הטיה D1, D2.

תלמידים יכולים למצוא דוגמה מלאה של ⁇ :0 אלקטרוניקה Tutorialsphspherph 1, אשר גם מסביר את הפונקציה של כל רכיב.

סימול את העיצוב

לפני בניית המעגל על לוח לחם, סימולציה באמצעות SPICE (LTspice, PSpice, או Multisim) מומלץ מאוד.סימולציה מאפשרת לתלמידים לאמת הטיה, למדוד רווח פתוח, רוחב פס, שיעור סלסול, ויציבות הבדיקה. הם יכולים בקלות לשנות ערכים רכיב ולצפות את ההשפעות ללא סיכון של רכיבים מזיקים.זה גם עוזר להבין את ההשפעה של פרמטרים transistoristor, paracyticances למצוא את הסימולציות של AFSTFupice: 1.

היתרונות החינוכיים של מבנה ידיים-על

יצירת אמפ ברמה transistor במעבדה מציעה תוצאות למידה בעלות ערך ייחודי שלא ניתן להשיג באמצעות סימולציה או תיאוריה בלבד.

  • (FLT:0)Deepens Transistor הבנה: קיד 1 (סטודנטים רואים כיצד הטיה, ריצוף וחיתוך מתרחשים במרכיבים אמיתיים.הם מודדים זרמים, מתחים בבסיס, ופלט נדנדה, חיזוק ידע ספרי לימוד.
  • (FLT:0) Illustrates אדריכלות פנימית של רכיבים אנלוגיים: אנדרט 1:1 הקופסה השחורה נפתחה.לומדים מבינים מדוע ל-Amp יש רווח סופי, רוחב פס מוגבל, מתח מכווץ ואימפולסי תפוקה - הם בנו מגבלות אלה בעצמם.
  • (FLT:0) מכשולים לפתרון מיומנויות: FIRLT:1 מעגלים אמיתיים לא תמיד לדמות מושלם.תלמידים חייבים לפענוח שגיאות, תקלות רכיב, בעיות פריסה כגון תנודות פרציטית.
  • (FLT:0) הבנת משוב ויציבות: קיד 1 ( כאשר סטודנט מיישם משוב שלילי סביב פומפאו דיסקרטי שלהם, הם רואים ישירות את העודף: ירידה ברווח, רוחב פס מוגבר, ואת האפשרות של oscillation אם פיצוי אינו מספיק.
  • (FLT:0) קידום למידה שיתופית: FLT:103) פרויקטים של צוות שבו סטודנטים להשוות תוצאות עם תחזיות מדמות לטפח דיון והוראת עמיתים.

בהשוואה לשימוש ב-IC מונוליטי, בניין מ- Transistors מכריח את התלמידים להתעמת עם כל החלטה עיצובית.זה גם hones מכרה מיומנויות כוונון, אשר חיוניים לכל מהנדס אלקטרוניקה.

טיפים מעשיים עבור מחנכים וסטודנטים

כדי להבטיח שהפרויקט יצליח וחינוכי, יש לשקול את ההנחיות הבאות:

  • (FLT:0) קל: החל מזוג שונה לבדו ומדמוד את רווחתו ו-CMRR. ולאחר מכן להוסיף את המראה הנוכחי, ואז השלב השני, ולבסוף שלב הפלט. גישה מודולרית זו מאפשרת לתלמידים לבודד כל תרומה של בלוק.
  • (FLT:0) לוחות לחם עבור טטנסיד ראשוני:FLT 1:1 לוחות לחם הם מהירים וניתן לחזר.עם זאת, להיות מודע לכך שעיגולים גבוהים יכולים לצוץ בשל קיבולת שוטה.המשך מוביל קצר ולהוסיף על ידי קפיפונים (0.1 μF ו 10 μ) ליד אספקת החשמל של הלחם.
  • (FLT:0) ספקולציות לפני בניית:FLT:1 כאמור, סימולציות SPICE מסייעות לאמת את העיצוב וזיהוי ערכי הרכיב האופטימליים.סטודנטים צריכים לדמות נקודות הפעלה DC ותשובות תדר AC.
  • (FLT:0) שינוי וניסוי: קיד 1 (Letסטודנטים לשנות מתנגדים, קפצויים, או אפילו סוגים transistor ולבחון את ההשפעה על רווח, רוחב פס, וקצב מזחלות זה הוא הרבה יותר יעיל מאשר רק לאחר מתכון.
  • (FLT:0)Discuss Real-world Applications and Limits:BuildFLT) 1 מסביר כי תסמיני דיסקרטיות משמשים לעתים רחוקות במעגלים מתקדמים מודרניים, אך הם עדיין בעלי ערך גבוה, עיצובים עתיריים, או קרינה-סובלניים.הם גם מצוינים עבור פונקציות אנלוגיות פרוטוטיפטציה לא זמינות בצורת IC.
  • (FLT:0) ביצוע הכל: 1FLT יש תלמידים לשמור מחברת מעבדה עם סכימטיות, תוצאות סימולציה, נתונים נמדדים ותצפיות.פרקטיקה זו מחזקת מיומנויות תקשורת טכניות.
  • (FLT:0) בטיחותיות ומכשיר: FLT:1המחשה לתלמידים לבדוק את קוטביות של אספקת החשמל ולעולם לא עולה על דירוגים מקסימליים (למשל, V CEO עבור 2N3904 הוא 40 V).

פרויקט בנוי היטב יכול להתאים לקורס סמסטר על אלקטרוניקה אנלוגית, באופן אידיאלי לאחר הרצאות על הטיה BJT, מגברי משנה, ומראות נוכחיים.אספקת קבצי סימולציה טרום-מעבדה ורשימת רכיב מוצעת (בילי חומרים) עוזר לתלמידים להתמקד בעיצוב ולא רכש.

יישומים אמיתיים והגבלות

בעוד שרוב יישומי mp המודרניים משתמשים מעגלים משולבים, משככי רמות דיסקרטי עדיין לשרת נישות:

  • ±100 V אספקה (למשל ±100 V) שבו ICs אינם זמינים.
  • מגברי כוח אודיו הדורשים תפוקה גבוהה הנוכחית (למרות שהמודלים המודרניים-D שולטים).
  • הגדרות חינוכיות וניסויים שבהם הבנה של תפקוד פנימי היא דבר חשוב.
  • בלוקים של מחשוב אנלוגיים במעבדות מחקר.

מגבלות של עיצובים דיסקרטיים כוללות גודל גדול יותר, צריכת חשמל גבוהה יותר, התאמה גרועה יותר, ורוחב פס נמוך יותר בהשוואה ל- ICs מונוליטית.סטודנטים צריכים להעריך כי התהליך המשולב מאפשר התאמה טובה יותר, קפיציציות פרציטיות קטנות יותר, ותגמול מתוחכם יותר.עם זאת, בניית אמפ דיסקרטי הוא קטע של זה demyifies C בונה אינטואיציה.

מסקנה

פיתוח מעגל פיסול ברמה transistor הוא פרויקט קלאסי, מתגמל כי גשרים אלקטרוניקה אנלוגי תיאורטית עם הנדסה על הידיים על ידי עיצוב, סימולטור, ובניית שלבים דיסקרטיים - זוג אדיש, המראה הנוכחי, להשיג שלב, ופלט buffer - המלומדים להשיג הבנה אינטימית של איך אדים להשיג את התכונות יוצאות הדופן שלהם.

בין אם אתה מחנך מתכנן פעילות מעבדה או לומד מכוון עצמי המבקשים לעבור מעבר לקופסה השחורה, בניית אמפ משלך הוא חוויה בלתי נשכחת.התחל עם אדריכלות פשוטה המתוארת כאן, הרזה, ולחקור. התובנות שאתה מקבל יאירו כל גיליון נתונים ועיגול שאתה נתקל לאחר מכן.