פיתוח הגדרות הוראה אישית עבור יישומי DSP מיוחדים

עיבוד אותות דיגיטלי (DSP) מניע את המנוע חישובי של מערכות משובצות מודרניות, מתחנות בסיס 5G ועד לקוד אודיו בזמן אמת ו-Metle AI מאיצים. as אלגוריתמים, עלייה ברמת ההוראה הסטנדרטית של ארכיטקטורות הוראה (ISAs) לעתים קרובות לא לעמוד בסעיפים המחמירים, כוח, ומגבלות שטח של יישומים אלה.פיתוח מערכות הדרכה מותאמת המיועדות לעבודות ספציפיות של DSP מאפשר לשילוב של טכניקות בדיקה ארכיטקטונית, כדי להפחית את האלגוריתם הטכני של פעולות עיבוד מאובטחות, ועדכונים של פעולות עיבוד חומרה יעילה של פעולות עיבוד חומרה.

הפערים של יעילות כללית - עיבוד DSP

מעבדים למטרות כלליות (GPPs) ומיקרו-בקר סטנדרטי ISAs נועדו עבור דרךput על עומסי עבודה מגוונים.כלל זה מציג ראשי ארכיטקטורת משמעותית בעת ביצוע חזרות, kernels DSP ensive נתונים כגון Fast Fourier Transforms (FFTs), Finite Impulse Responses (FIR) מסננים, ו matrix convolutions. A טיפוסי FIR על , על לוח זמנים, דורש מספר רב יותר, וספקית שליטה, במקום, לחץ דינמי, דורש, ולא על לוח זמנים, לחץ, ולא על לוח זמנים, כולל, כולל, לחץ על לוח זמנים, דורש, לחץ, לחץ על לוח זמנים, כולל, כולל, כולל, לחץ על לוח זמנים, וספקית, כולל, כולל, כולל, וספקית, לחץ על לוח זמנים, לחץ על לוח זמנים, לחץ על לוח זמנים, וספקית אבטחה, וספקית, וספקית אבטחה, וספקית, דורש, כולל מספר רב יותר, וספקית אבטחה, וספקית אבטחה, וספקית, כולל לחץ על גבי לוגיקה, ולא מספק, לחץ על גבי לוגיקה, מאשר לחץ על לוח זמנים, לחץ על גבי לוגיקה, לחץ על לוח זמנים, לחץ על לוח זמנים

זה הופך צוואר בקבוק בסביבות בעלות גבוהה של נתונים.לדוגמה, 1024 נקודות FFT מבוצע על ליבה סטנדרטית מוטבע עשוי לדרוש אלפי פעולות עומס וחנות רק כדי לנהל את תוכנית הטיפול מעטה, הוראות מכס קובע קריסת פעולות מורכבות אלה, חוזר אל תוך יחיד, סימולציה גבוהה, סימולציה גבוהה של הוראות עשירות מבחינה סימטרית:0FFT ixfrad 625FLT1, למשל, כדי צמצום גודל של זיכרון פנימי, וצמצום כוח דינמית, וצמצום כוח דינמית, על ידי , סימולציה, סימולציה, וצמצום גודל חומר דינמית, דינמית, וצמצום גודל חומר דינמית, סימולציה, , סימולציה של כוח סימולציה של כוח דינמית, , דינמית, , , דינמית, , , סימולציה גבוהה , , סימולציה של סימולציה של , סימולציה של , , , סימולציה של , , , סימולציה גבוהה סימולציה גבוהה , סימולציה גבוהה , סימולציה של דינמית, , סימולציה גבוהה סימולציה גבוהה , , , , סימולציה של סימולציה של סימולציה גבוהה סימולציה גבוהה סימולציה של סימולציה של סימולציה דינמית דינמית

היתרונות מרחיבים מעבר להנחיות גרפיות. Custom להפחית את טביעת הרגל הקוד, אשר הוא יתרון במערכות זיכרון על שבב מוגבל מאוד.הם גם לספק תזמון דטרמיניסטי, אשר מפשטות את לוח הזמנים בזמן אמת ביישומים קריטיים בטיחות כמו avionics ו מכ"ם רכב. המאמץ העיצוב דורש ניתוח זהיר של חוק אמהל: ההוראות המזרזות את הקרנלים הנפוצים ביותר במערכת תשואה ברמה הגבוהה ביותר על פני הקרקעית.

Core Architectural Primitives for a Custom DSP ISA

מערך הדרכה DSP מעוצב היטב בנוי סביב קבוצה של יחידות פונקציונליות מיוחדות ולטפל בצורות המפות ישירות לפרימי עיבוד אותות נפוצים.אלמנטים אדריכליים אלה מהווים את הבסיס של כל הרחבה אישית DSP.

יחידות מרובותply-Accumulate (MAC)

פעולת MAC היא הפרימיטיבית הקריטית ביותר בעיבוד אותות דיגיטליים.convolution, קורלציה, ו- matrix multiplication הם כולם מורכבים ביסודה של פעולות MAC.A מותאם אישית ISA יכול לספק הוראות MAC ייעודיות שונות באופן משמעותי מ-Integer סטנדרטי להכפיל ולהוסיף רצפים.

  • (ב) ,0) ,Single-Cycle Throughput: ibph1) מפצירים את השלבים המפוצצים והצטברים כך שניתן יהיה להוציא MAC חדש כל מחזור שעון.
  • (FLT:0) העלאת אריתמטי: ההרחבה 1 (Figally Management overflow) באמצעות הדגמת תוצאות לערך החיובי או השלילי המקסימלי, הימנעות מהצורך בבדיקת טווח ידני בתוכנה.
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

על ידי שילוב תכונות אלה ישירות לתוך קידוד ההוראה, החומרה יכולה לבצע ערכות מסנן מורכבות ללא בדיקות כיפוף יתר או בדיקות ריצוף מפורש.

דור ו- Circular Buffer Management

אלגוריתמים DSP לעתים קרובות מסתמכים על מצבים לא ליניאריים לטיפול במתינות. bit-reversed address for FFTs ומודולולו (circular) לטיפול בקווים עיכובים ופילטרים הם בלתי יעילים לשמצה בחומרה למטרות כלליות.מערכת הוראה אישית משלבת יחידות התייחסות ייעודיות (AGUs) שיכולות לבצע חישובים אלה במקביל לנתונים הסטויפטטיים.

(ב) הוראה (FLT:0)(CIRC LOADFLT) 1 (ה) יכולה באופן אוטומטי לעטוף את הנקודה סביב גבול buffer מוגדר מראש ללא צורך בלוגיקה משווה ומתואר שני, בדומה לכך, קונסול:2BITREV LOADFLT 3) יכול למקם את האינדקס המוזנח בחומרה, ולהביא את האופרה בעיגול יחיד זה.

Zero-Overhead Hardware Looping

הוראות הזרוע יקרות בעומסי עבודה של DSP עקב צינורות פלושאות ועונשים שגויים. Custom DSP ISAs לחסל את זה מעל פני השטח באמצעות תמיכה לולאה ייעודית.הוראות כמו FLT:0LOOPFLT:1 ו- (FLT:2ENDLOOPFLT 3: 3) להגדיר ספירה חוזרת ו-Lows להתחיל בכתובת מיוחדת.

עבור אלגוריתמים מעוננים עמוק כמו מסננים של ריבוי שלבים, כמה DSP ISAs לספק ערימה של לולאות אפס ראש כדי לנהל לולאות מרובות מקונן בו זמנית.תכונה זו היא מרכזית להשגת ביצוע מהיר וקבוע בזרימת עיבוד מדגם-על-ידי הדגימה.

Vector and Single-Instruction, Multiple-Data הרחבות (SIMD)

DSP מודרני דורש יותר מקבילות ברמת נתונים.הוראות SIMD מותאם אישית יכול לפעול על אלמנטים נתונים מרובים ארוזים לתוך רישום רחב אחד.לדוגמה, AFLT:0.0 MUL DigFLT:1 הוראה יכול להכפיל ארבעה זוגות 16 סיביות אינפורטר להוסיף את התוצאות שלהם ל accumulator במחזור אחד.

בעת תכנון הוראות SIMD מותאם אישית, יש לתת שיקול זהיר רוחב הקובץ הרישום, יכולות ההסתה, ותקשורת בין-לנית.אייSA מותאמות אישית חזקה מספקת מכווצת ולהפחית את הפעולות להעברת נתונים בין נתיבים ביעילות, למנוע יחידת הווקטור להפוך אסטרקט חישובי.

RISC-V Ecosystem: פלטפורמה לחדשנות של מערכת הוראה

כניסתו של RISC-V ISA הורידה באופן דרמטי את המחסום לכניסת עיצוב מותאם אישית.בניגוד לאדריכלות קניינית, RISC-V מספק בסיס יציב ISA עם חללים פורמנליים עבור הרחבות מותאמות אישית.זה מאפשר למעצבים לבנות מאיצים DSP חזקים תוך מינוף תוכנת קוד פתוח בוגרת.

ההרחבה הסטנדרטית DSP-Oriented: P ו- V

RISC-V סטנדרט שתי הרחבות מפתח רלוונטיות ל-DSP.The FLT:0P הרחבה (Packed SIMD)IRFLT:1 מספקת פעולות רוויות ולא רוויות על נתונים תת-word (8 סיביות, 16 סיביות ו-32-bit), מיקוד דרישות אודיו קלאסי ובקרת DSP.

הרחבות סטנדרטיות אלה מציעות בסיס המפחית את כמות העבודה המותאמות הנדרשת. עבור יישומים רבים, הצבת הוראות P או V סטנדרטי עם מספר קטן של מאיצים מותאמים אישית משיג יעילות אופטימלית ללא צורך לבנות שרשרת כלי מלא מאפס.

חללי קוד קוסמטיקה ושילוב Toolchain

[ה]הכוח האמיתי של RISC-V עבור DSP הוא ארבעת חללי הקוד המותאמים אישית שלו: Cueur 0FLT:1,FLT:2Cu-1FLT 3, FLT:4Culate 2FLT:5, ו-FLT 6Cu3FLT 7], מעצבים אלה שמורים מאפשרים להגדיר הוראות חדשות לחלוטין ללא סכסוך עתידי עם קידודים, או סטנדרטים, ניתן להגדיר קודים.

(ה) כדי להפוך את ההוראות הללו לזמין, יש להרחיב את ה- RISC-V GNU Toolchain ו- LLVVM לאפשר למפתחים להגדיר פונקציונליות אסיפה אישית ופונקציות אי-טרימיות.לדוגמה, מתכנתים יכולים לקרוא ל-FLT:0 כדי להפעיל את ההוראות ה-FIR-MAS-Factatingsic-Facterative-Ferate (המתאימות) ל-Fercating (ה-Ferphic-Fercercertrins) LT) LT) LT2.

מתודולוגיה: מ Algorithm ועד הוראה אישית

פיתוח מערך הוראה מותאם אישית דורש זרימת עבודה הנדסית שיטתית, מונחת נתונים.המתודולוגיה הבאה מבטיחה כי החומרה המתקבלת מספקת שיפורים משמעותיים ביישומים בעולם האמיתי.

סליחות וצוואר בקבוק

הצעד הראשון הוא ספקולציה קפדנית.יש לנתח את היישום DSP המטרה על בסיס (תקן ISA) סימולטור מחזורי-קורע מחזורי או חומרה בפועל.המטרה היא לזהות את הקרנלים הקריטיים הצורכים את רוב זמן הביצוע. השתמש בכלי פרופיל או סטט סטטיסטי כדי ליצור רשימה של נקודות חמות. להתמקד על גבי גרעין כי הוראה גבוהה, ספירה גבוהה, זה ספירה גבוהה, זה ספירה ספירה, לוחות זיכרון סבירים, הם לוחות זמנים מתאימים, על ידי פרופילים מתאימים, על ידי פרופילים מתאימים, וספקת זיכרון מותאם אישית.

חיוני להבדיל בין הקרנלים של compute-bound לבין הליבות של זיכרון. לולאות Compute-bound ליהנות מפעילות מ- MAC מטבולית, בעוד הלולאות ריבאונדות של זיכרון תועלת מהוראות עומס / חנות אישית, כגון עומסים וקטורים או מצבי טיפול מובנה.הקלט לשלב העיצוב הוא סט ברור של מבחנים עם ספירות מחזור ידועות ותלויים בנתונים.

הוראה והגדרה של נתונים

ברגע שהקורנלים של היעד מזוהים, השלב הבא הוא הוראה.זה כולל הגדרת קודים, שדות אופרה, ואת הסימנטיקה המדויקת של ההוראות החדשות.

  • מקור:0 (ב) מקורות: 1 מהיכן באים הקלטות?
  • (ב) [האדריכלות]: [ה]המורה [ה] מביא לתוצאה סקאפית אחת, תוצאה וקטורלית, או האם הוא מעדכן את ההמולטורים והדגלים הפנימיים?
  • (הופנה מהדף LT:0) השפעות של ⁇ : האם ההוראה משנה את הדלפק התוכנית (הטבעה), זיכרון (בית), או רישום בקרה?

הקידוד חייב להתאים לתבנית ההוראה הזמינה (למשל, R-type, I-type, או פורמט מותאם אישית) עבור RISC-V, בחירה זהירה של פטריות 3 ופטריות7 שדות מבטיחה קידוד הולם.הנתונים החומריים נועדו ליישם את ההוראה הזו.זה כרוך לעתים קרובות להרחיב את יחידת הביצוע עם מכונה ייעודית או יחידה פונקציונלית, כגון מנוע FFTfly או חסימה CORDIC.

Compiler, Assembler ו-סימול תמיכה

הוראה שלא ניתן להשתמש בה בקלות על ידי תוכנה היא אחריות.יש לחשוף את ההוראה המותאמות אישית למתכנת.השיטה המועדפת היא דרך FLT:0intrinsicפונקציות veFLT:1 ב C/C++, אשר המפה ישירות להדרכה הקונבנציונלית.

(ב) אם ההוראה המקובלת מורכבת או בעלת שקיפות משתנה, יש להודיע על השימוש במשאבי ובהתנהגות תזמון צינורות.עבור מערכת האקולוגית RISC-V, שינוי ה-FLT:0binutilsFLT:1 מקבץ תמיכה ב- mnemonic החדש והוספת דפוס ההוראה ל-FLT:2GCCFLT 3 אוLT3,4MLT3, לעומת זאת, הוא מאפשר תמיכה פונקציונלית של סיליקון, כמו גם כן, לדוגמה, הוא פועל.

אסטרטגיות של חומרה: FPGA לעומת ASIC

פלטפורמת היעד של הוראות DSP מותאם אישית קובעת את מגבלות העיצוב. ,C-Programmable Gate Arrays (FPGAs) ו- Application-Specific Integrated Circuits (ASICs) מציעים שינויים מסחריים שונים בגמישות, ביצועים, עלות.

(FLC:0) FPGA יישום: FLT:1 FPGAs הם אידיאליים עבור הוראות DSP מותאם אישית ייצור נפח נמוך ל-medium ייצור (למשל, AMD / Xilinx RFSoC, Intel Agilex) מכיל פיסות DSPed שניתן להגדיר כדי ליישם את ה- MAC ו-D פרימיטיבי הנדרש על ידי ה- SIMBSURL באופן מיידי, אשר ניתן לתאר את התכונות של CAMC-SLC (האפקטיבי) באופן ישיר, במיוחד, במיוחד, הוא CSP) באמצעות CAMD (האפקטיבי תיבות של מערכת ההפעלה של CDD) באופן ישיר, כלומר, כלומר, כלומר, הוא CSP) הוא יעיל של מערכת ההפעלה של CDD) הוא יעיל של CSP) שימוש יעיל של CDD (DSLC) הוא יעיל של מערכת ההפעלה (DSLC) הוא יעיל של מערכת ההפעלה (DTMSLC) הוא יעיל כדי להגדיר באופן ישיר, במיוחד עבור שימוש באופן ישיר, במיוחד עבור מערכת ההפעלה (SLC) הוא שימוש ב-SLCDSLCDSLC) באופן ישיר, אשר ניתן להגדיר את מערכת ההפעלה (SSD-SLC) באמצעות CSP) הוא שימוש יעיל של מערכת ההפעלה של מערכת ההפעלה (SLC) שימוש ב

(FLT:0) הטמעה: ההרחבה ASIC: 1FLT 1 עבור מוצרים בעלי ערך גבוה (למשל, שבבי בסיס טלפון סלולרי, מעבדי מכ"ם לרכב), יישום ASIC מספק את העלות הנמוכה ביותר וביצועים הגבוהים ביותר עבור וואט.מ.א. .מ.מ.מ.מתאים סטנדרטיים ומפורטים באמצעות כלי עיצוב פיזיים. ASICs מאפשרים שילוב הדוק יותר עם הליבה, לעתים קרובות מאפשר מחזורי של עיבוד חד-מסוג משמעותי של עיבוד יחיד, אך ורק לאחר מכן, אך ורק לאחר מכן, לאחר מכן, אשר נעשה שימוש קבוע של מחזורי ביצועים מורכבים של מחזורי ביצועים מורכבים של עיבוד של מחזורי צילום מורכבים, אך ורקמות, אך ורקמות, אך ורק לאחר מכן, אך ורק לאחר מכן, אך ורקמות, עם זאת, עם זאת, עם עלויות עיבוד קבוע של מספר גדול של מספר רב של מחזורי ביצועים מורכבים של זמן, עם עלויות תפעול, אך ורקמות, אך ורקמות, עם עלויות תפעול חד-מסוגל.

High-Level Synthesis (HLS) for Custom DSP Datapaths

HLS מגשר הפער בין פיתוח אלגוריתם לבין עיצוב חומרה.כאשר יצירת הוראה אישית, המהנדס יכול לכתוב את המודל הפונקציונלי ב C / C++ ולאחר מכן לאר אותו עם מגבלות עבור תזמון צינורות וממשק.הכלי HLS יוצר את רמת תזמון הרישום-מרשם (RTL) קוד עבור יחידת פונקציונלית אישית. גישה זו מאיצה את חקר החלל, ומאפשרת הערכה מהירה של אזור הגמישות, ודרכי מסחר באמצעות HLS-HQ.

אסטרטגיות ל- Custom DSP

Verification הוא השלב הרב ביותר של פיתוח הדרכה אישית.שגיאה ב-Semtics ההוראה היא באג פונקציונלי המפרק את כל התוכנה הנאסף כדי להשתמש בהוראת זו.תוכנית אימות חזקה כוללת מספר שכבות:

  • (FLT:0Random Training Testing:FLT:1Builde) רצף אקראי של הוראות מותאמות אישית לצד הוראות סטנדרטיות והשוואה למדינה האדריכלית (אזורים, זיכרון) כנגד מודל התייחסות ברמה גבוהה (למשל, מודל פונקציונלי C++ המשמש בסימולטור).
  • (FLT:0) נציב ארסאל: 1FLT השתמש בכלים רשמיים כדי להוכיח מתמטית כי יישום RTL של ההוראה המותאמות אישית תואם את מפרט שלה.עבור פעולות DSP כמו MAC ו- FFT, כלים רשמיים יכולים לאמת באופן מלא את נכונות הקידוד על פני שטח קלט מלא.
  • (FLT:0)Co-Simulation with Real Workloads:BuildFLT 1:1 Run the application binary (התקבל עם אינטרינואידים מותאמים אישית) על סימולטור RTL או פלטפורמת חיקוי. השוו את הפלט נגד הפניה של ה-C המוזהב. שלב זה תופס באגים אינטגרציה בין ההוראה המותאמים אישית לבין שאר הליבה (למשל, צינורות, הפרעות התנהגות).

ניווט במלכודות נפוצות בעיצוב ISA

גם בתכנון זהיר, כמה אתגרים חוזרים יכולים לשבור פרויקט DSP מותאם אישית.

Toolchain Lag ו- Code Generation Quality

המדר עשוי לא ליצור באופן אוטומטי את ההוראה המקובלת של קוד C סטנדרטי. Reliance על פונקציות אינטרימטיקה פירושו צוות התוכנה חייב לזהות באופן ידני היכן להשתמש בהוראות מותאם אישית.זה יוצר נטל תחזוקה אם האלגוריתם מתפתח.כדי להקטין את זה, להשקיע בספי autovectorization או דפוס התאמה בתוך המדגם בחזרה כדי לזהות ⁇ משותף (למשל, סכום של מוצרים) באופן אוטומטי כדי להתאים את ההנחיות או דפוס מותאם אישית.

פייפריזארדים וניהול Latency Management

הוראות מכס לעתים קרובות יש שפע של מחזור רב. A מורכב MAC או FFT הוראה עשוי לדרוש מספר מחזורי שעון להשלים. צינור החומרה חייב לטפל זה בחסד.אם ההוראה המותאמות אישית כותב לקובץ הרישום, הצינור עשוי להיות צורך לעמוד להוראות הבאות תלויות התוצאה. יישום בין ההחלפה או לאפשר את ההוראה מותאם אישית שיש לו שלב הכתיבה ייעודי שלה הוא חיוני כדי למנוע סיכונים נתונים.

לחץ וטקסט החלפה Overhead

הוראות SIMD או וקטור דורשים קבצים הרשמה גדולים. יחידת וקטור מותאם אישית עם 32 512-bit רישומים מוסיפה מצב משמעותי בהקשר המעבד.זה מגביר את העלות של מעבר ההקשר במהלך הפרעות או תיקון משימה.ההתאמה אישית ISA צריך לשקול מעבר עצל (חיסכון ושיקום הרישום הווקטור רק כאשר מתג הקשר מתרחש בין משימות באמצעות יחידת מותאם אישית) או מתן הוראות מיוחדות המדינה לשמור / בית.

יישום-Specific DSP הוראה עיצוב בפועל

ה-DSP ISAs המותאמת ביותר הם אלה ששותפים הדוקים לתחום יישומים ספציפי.בדיקת מספר תחומים מרכזיים ממחישה את עקרונות העיצוב בפעולה.

ערוץ 5G NR Coding

עיבוד בסיס 5G מבוסס על אלגוריתם נמוך-רגישות Parity-Check (LDPC) וקודי Polar. A הוראה אישית עבור LDPC decoding יכול להאיץ את האלגוריתם של ה- מינוס על ידי מתן חומרה ייעודית למציאת ערכי המינימום והשני-מינימיום בבדיקת Node, יחד עם מניפולציות bit-D. זה מקטין את מה יהיה תוכנת מחזורית ל-F יחיד:0Gate2D.

עיבוד בזמן אמת ודיבור

קוד אודיו גבוה דורש עיבוד נמוך של אלגוריתמים מתקדמים כמו Dolby Atmos להפוך וביטול רעש פעיל (ANC) הוראות מכס בחלל זה להתמקד ב ⁇ שברירית, ריצוף MACs, ויעיל דו-quad הערכה מסנן מסנן הערכה. A ייעודית:0BQ FILFLT:1 הוראה יכול ליישר חלק מסונן דו-quad במחזור נמוך, המאפשר עיבוד נתונים חד-לשוני נמוך.

רדאר, לידר, ו-Shine Fusion

מערכות מכ"ם ו- Lidar דורשות זיהוי מהיר ו- Fast Fourier Transform-based Detection. Custom Instructions for Complex ⁇ , CORDIC רוטציה (עבור חישוב זווית), ושיעור אזעקה קבוע (CFAR) זיהוי משותף. AFLT:0RADAR CFARFARFARFARFARFLT:1 עשוי למקם את רמת הרעש על פני חלון מלוטש ולהשוות את התא להתאמה לשגרה יקרה לסף חישוב CPUrating חומרה.

עתיד אדריכלות DSP

המסלול של עיצוב Semiconductor מצביע על הגדלת התמחות.סוף של Dennard ואט לאחור של חוק מור אומר כי מעבדים למטרות כלליות בלבד לא יכולים לספק את הרווחים הדרושים עבור הדור הבא DSP עומסי עבודה. Custom הוראה קובע, אשר מופעל על ידי פתח ISAs כמו RISC-V וכלי עיצוב נגישים כמו HLS, לספק נתיב פרגמטי קדימה.

הצלחה בתחום זה דורש חשיבה ברמה מערכות.המעצב חייב לאזן תחכום אדריכלי עם בגרות ואימות להשלים את.מערכת ההוראה המנהגית חייבת להיות מיועדת לא רק עבור שיא באמצעות חישוב, אלא גם עבור יכולת ידידותית למשתמש, טיפול בשגיאות חזק, ותחזוקת ארוכת טווח. מהנדסים אשר לשלוט איזון זה יהיה אינסטרומנטאלי בבניית פלטפורמות עיבוד אותות גבוהים, ביצועים גבוהים כי הכוח הבא של הטכנולוגיה העתידית של כלי רכב אוטונומיים.