התפקיד הגדל של לוגיקה הפוכה ב-Autonomy תת-קרקעית

מערך השערים ההסתברותי של שדה הופך במהירות לעמוד השדרה המחושב של כלי רכב מודרניים אוטונומיים תת-ימיים תובעניים, שבו מילימטרים לעתים קרובות מפרידים איסוף נתונים מוצלח מכישלון המשימה, מודולים FPGA מספקים את כוח העיבוד המקביל, הגמישות הדטרמיונית, ואת יכולת השיקום כי מעבדים קבועים מתפקדים אינם יכולים להתאים.

בניגוד ל- CPUs או אפילו ביצועים גבוהים GPUs, FPGAs פועל על פרדיגמת מחשוב שונה ביסודה.אדריכלות שלהם מאפשרת למעצבים לעצב מעגלים חומרה המבצעים פונקציות ספציפיות עם תזמון קצר אפס תזמון ג'טר.תכונה זו חשובה במיוחד ב- AUVs, שבו Sonar beamforming, עיבוד אותות אקוסטיים וגילוי מבוסס חזון חייב לקרות במקביל וללא עיכובים ריצוף, לדוגמה, לדוגמה, מעבדים של מעבדים של מעבדים של מעבדים עם מעבדים של מעבדים, עם מעבדים גמישים של מעבדים, עם מעבדים של מעבדים של מעבדים של מומנטום-XLXLXLXLXLXL.

יכולת מחדש היא תכונה נוספת הגדרתית. במהלך משימה ארוכה של סקר, AUV עשוי לעבור מרזולוציה גבוהה של מיפוי Sonar בצד-scan מיפוי באמצע מים הנוכחי profiling. עם FPGA, אותו סיליקון יכול להיות reprogram in situ כדי לשנות פילטרים coefficients, להחליף תבניות גלפור תקשורת, או להסיר משימות חדשות של למידת מכונה ברגע זה מתחיל שלב חדש של סימולציה מחדש עבור חיישן משותף.

פונקציות ליבה של מודולי FPGA ב- AUV Subsystems

חיישנים Fusion and Signal Processing

מודרני AUVs לשאת עומס צפוף של חיישנים: מולבים ד קולרס, צבים קנאים, פרופילים sub- ⁇ , אימוני רעש מקיפים, גלי מהירות דופלר, ומצלמות הגנה גבוהה יותר מדיום מחזורי נתונים אלה משלבים כעת כמה צינורות נתונים במקביל הדורשים מיזוג מיידי. FPGAs מטפל עיבוד אותות נמוך - LT, סינון, הדופק, כפול טופס זיהוי אוטומטי של 10.

מעבר למיזוג בסיסי, FPGAs לעתים קרובות לרוץ בשלבים מתקדמים עבור רשתות עצביות מהפכתיות. An AUV navigating דרך יער kelp עשוי להשתמש מודל פלמנטציה סימנטאלי קל משקל על הסיפון; ה-FPGA מאיץ את השכבות הראשונות של convolution, הפחתת נפח הנתונים לפני שהוא מגיע למעבד בעל כוח נמוך יותר.

ניווט בזמן אמת ושליטה

לולאות ניווט ב- AUV חייבות להגיב לעדכונים של יחידת מדידה לא רצויה, DVL קריאות מעקב תחתית, ותיקון מיקום אקוסטי בתוך חלונות זמן דחוסים בחוזקה. FPGAs מצטיין באחסון חוקי הבקרה של זמן הדיסקרטי וגרסאות Kalman כי ממזגות את המדידות האלה לתוך מיקום קבוע הערכה. כי הבד FPGA יכול ליישם באופן מלא קלמנטל צפוי, לתקן את מספר קבוע של חיישן מדויק תחת לוח הזמנים הוא עדיין תחת פיקוח מדויק של חיישן זמן קצר לאחר מכן.

אלגוריתמים של הימנעות מזיהוי קולי גם נהנים מאיצה FPGA. Occupancy Networkמיפוי, גישות חלון דינמי, או אפילו לחקור במהירות את מתכנני עץ אקראיים ניתן לפירוק לתוך פעולות וקטור במקביל.על ידי הסרת רוב החישוב הגיאומטרי ל-FPGA, המחשב הראשי של המכונית הוא חופשי להתמודד עם יונקים ברמה גבוהה יותר ותקשורת עם מפעיל פני השטח.

תקשורת וData Handling

ערוצים אקוסטיים תת-קרקעיים הם ידועים לשמצה רוחב פס מוגבל ורב-לשוניים-כבדים. FPGAs ליישם שוויוניות אדפטיבית, ספקטרום רחב-ספקטרום despread, ו- קידודים של כפל-עין נמוך שיעלו את הרדיו המוגדר בתוכנה שפועל על מעבד כללי-תכליתי (MSD-functional-D) מאפשר AUV לשמור על קשר טל-מטר נמוך אמין בעוד שבמקבילה זמנית של שכבתית גדולה לשימוש בתדירות גבוהה יותר (או-Fredt) באמצעות שימוש בתדירות גבוהה יותר מ-Fredt-Fredt) באמצעות שימוש בתדירות גבוהה יותר.

בצד הרשת, FPGAs גשר Ethernet, אוטובוס, ומחברים צוללות קנייניים ללא הוספת ראשי התיבות משמעותיים. FPGA חד-טווח יכול לנהל קישורים סדרתיים מרובים, להתמודד עם חפיסת חטיפה ואפילו לבצע על-ידי נתונים דחיסה באמצעות אלגוריתמים כגון LZ4 או Zstd מיושמים ישירות בלוגיקה.זה שומר את הקישור האקוסיבי היקר התמקד במדע הפרטיות הגבוהה ביותר עבור תצפיות ארוכות טווח, גם ממחזור הנתונים ו-ה.

ניהול מערכת ועוצמה

תקציבי אנרגיה על סוללות מופעלות סוללות הם בלתי סלחניים. FPGA מודולים לשחק תפקיד פעיל יותר בניהול כוח דינמי.הם לפקח על מסילות מתח, זרמי עומס וטמפרטורות פנימיות, ולאחר מכן תדרי שעון או לוגיקה בלתי מנוצלת של שער בתגובה.בניגוד בקרים מבוססי תוכנה שעשוי להגיב לאחר מרווחי זמן סקר, מנהלי מבוסס FPGA יכולים לאכוף את הכוח בתוך מחזור יחיד, למנוע טמפרטורות מתוחכמות פתאומיות של משככי כאבים בזמן דחוסים או לחץ אווירי לחץ אווירי זמן קצר.

בנוסף, עיצובים FPGA רבים כוללים פונקציות של שימור עצמי ו- Watchdog.אם תת-מערכת קריטית תלויה, ה-FPGA יכול באופן עצמאי להוציא פקודה בטוחה – שמירה על הרכב, משקל יורד, או מעבר למצב ניווט מינימלי-עוצמה - ללא המתנה למעבד הראשי להתאושש.

אדריכלות והחלטות חלוקה

אחת ההחלטות הראשונות בכל פרויקט AUV מבוסס FPGA היא כיצד לחלק את הפונקציונליות בין מערכת המעבד המוקשה לבין לוגיקה בת קיימא של מערכת מודרנית על שבב FPGAs, כגון Xilinx Zynq Ultrascale+ MPSoC או Intel Agilex 7C FPGA, לשלב מספר ליבות קורטקס לצד ייצור ניתן ליישומים של AUV, הדורשים משימות ניטור תזמון אלה, תוך כדי לחץ על ידי לוחמת וידאו של אבטחה, תוך שימוש ב- IX.

שיקול אדריכלי נוסף הוא הבחירה בין פתרונות חד-כיפ ו- Multi-chip. בעוד ש-SoC FPGA יחיד יכול להחנות את כל השליטה וטעמת עיבוד אותות, כמה עיצובים AUV עדיין מפרידים את המודול הנייח מהלוח האנלוגי הקדמי-end כדי לבודד מעגלים אנלוגיים רגישים משינוי דיגיטלי.במקרים אלה, ה-FPGA על לוח השידור התואם עם ה-GA באמצעות חיבורים מהירים יותר עם ה- אנלוגיים-דיפלומטיים-או-פרו-פרו-לשוניים-מולקולאריים-לשוניים-מולקולאריים-מולכים-מולקולאריים-מולקולאריים-מולקולאריים-פרו-מולכים-מולקולאריים-מולכים-פרו-מולקולאריים-פרו-מולקולאריים-מולקולאריים-פרו-מולקולאריים-מול-מול-מול-מול-מולכים-מול-מול-מול-מול-מול מקיפים יותר.

דרישות עבור מערכות FPGA צוללות

הרדיפת הסביבה

משימות מים עמוק לחשוף אלקטרוניקה ללחץ מעל 600 בר, טמפרטורות מבהרות, ומלח מים מלוחים קורוזיים. בעוד שרוב FPGAs שוכנו בתוך טיטניום ממולאים בלחץ או אלומיניום, הסביבה הקרובה ברמת הלוח עדיין חוויות condensation ותנודות חום. FPformal ציפוי, חומרים תחת סיבים, ועיצוב זהיר של PCB הגנה על £-pitch BGA מחבילות חום לעתים קרובות.

רק הרגיז יחיד מקרינה קוסמית, אם כי נדיר יותר בעומק האוקיינוס מאשר בחלל, עדיין מהווה סיכון למגוון עמוק של AUVs כי לבלות חודשים לעומק.טכניקות כגון משולש בינוניות, קוד תיקון שגיאות על מכונות המדינה הקריטיות, וזיכרון תצורה תקופתית של מיקרו-סיבית הם מיושמים ישירות במותג ה-FPGA רגישים לספק ליבות רכה של הקטנת הטרור כי הם עשויים לפשטות אבטחה כגון פונקציות אבטחה PGrepore קריטיות (כמו PGi) כגון PGiOS).

כוח ועוצמה Constraints

הסביבה החתומה של AUV מגבילה מאוד את קירור התנהגותי וקולקטיבי.FPGAs, במיוחד אלה עם ניצול לוגיקה גבוהה ו transceivers מהיר, יכול להפוך נקודות חמות תרמיות. מהנדסי עיצוב מבלים מאמץ ניכר בתדירות השעון, מיקום לוגי, ופעילות הגדלה כדי לשמור על טמפרטורות צומת בתוך גבולות בטוחים. חלק עיצובים בכוונה תחילה את FPGA כדי לחום-izer / מחסומים ארוכי טווח קרוב מדי פעם למחסומים קצרים, אבל הם לעתים קרובות יותר ויותר יעיל יותר מדי פעם הם לעתים קרובות יותר ויותר יעיל יותר.

אספקת חשמל גם דורשת תשומת לב זהירה. AUVs בדרך כלל לפעול מחבילות סוללות ליתיום תאים עם מתחים כי גילוח תחת עומס. FPGAs דורש מספר רב של מתח נמוך, רכבות מתקדמות עם מפרטים קפדניים ו ripple. Integrated Power Controllers ממוצב לתוך FPGA של FPGA , ניהול לוגיקה רך-start ריצוף ו לפקח על אירועים פנימיים, הם לעתים קרובות להגדיר לחץ על סוללות ממוקדים כדי למזער את ה-R.

טופס ואינטגרציה

טווח AUVs נע בין micro-vehicles לפלטפורמות סקר גדולות בגודל של מכונית קומפקטית. בכל מקרה, מודולים אלקטרוניים חייבים להיות יעילים במיוחד בחלל.מערכת FPGA מודרנית על שבב (SoC) משלבים ליבות מערכת עיבוד קשיחות עם לוגיקה יעילה מספיק וממשקים זיכרון בסיסיים על מוות יחיד.

קישוריות בין-מודול בתוך AUV בדרך כלל מסתמכת על קישורים סדרתיים מהירים (PCIe, SATA, או מותאם אישית אוטובוסים LVDS) FPGAs עם טרנסג'נדרים משולבים המאפשרים ארכיטקטים מערכת לנתב נבינר גדול או זרמי וידאו באמצעות זוג מעוות או קואקסיאלי ולא אוטובוסים מקבילים מרובים, שמירה על נפח פנימי יקר ערך עבור סעיפים מהירים - שבו ניתן לחבר בין מודולים סטנדרטיים סטנדרטיים סטנדרטיים סטנדרטיים ניתן לחבר בין תאים סטנדרטיים סטנדרטיים סטנדרטיים סטנדרטיים של מודולים סטנדרטיים סטנדרטיים סטנדרטיים סטנדרטיים סטנדרטיים של תאים מתקדמים.

אמינות ו Redundancy

קמפיינים ים אטומיים של מיליוני דולרים אינם יכולים להרשות לעצמם אובדן משימה בשל כשל אלקטרוניקה יחיד. FPGA עיצובים עבור AUVs לעתים קרובות לאמץ תצורה חלקית, שבו רק תת-קבוצה של ההיגיון משתנה בעוד השאר ממשיך לפעול.זה מאפשר נפיחות חמה של אלגוריתם הניווט ללא שכפול של כלי פעולה אחרים.

שעונים של כלבי זמן המיושמים בגלימות פעימות לב מכל המעבדים העיקריים.אם המארח לא מצליח ללגום GPIO בתוך מרווח טרום התחלה, ה-FPGA באופן אוטונומי מתכנת רצף התאוששות מראש.עצמאות זו מכישלונות תוכנה מספקת קו אחרון של הגנה שהציל מספר רב של גלי האוקיינוס ו- AUVs עמוק בתחום.בנוסף לשעון הראשי, "משני" עוקב אחר סוללות לא עוזרות, לא הולךות לא מצליחות.

FPGA Development Lifecycle for AUV Applications

דרישות ניתוח ועיצוב אדריכלות

כל מודול FPGA מוצלח מתחיל עם ניתוח קפדני ברמת המערכת.מהנדסים ממפה את שרשרת האות מ transducers לפלטים קריטיים המשימה, זיהוי שבו מקבילות חומרה מביאה את היתרון ביותר.הם מגדירים את ממשקים - SPI, I2C, RS-485, Ethernet, Aurora - והערכה של ההיגיון הנדרש, DSPtake פרוסות, חסם, ו transceiver ספירת מודל זה להבטיח את ה-Refingstology שנבחרה, ו-Rextatives, כדי להבטיח את דרישות ה-Retching את ה-SECFreativesamsamsamsamsamsamsamsamsssssssstology ללא FP כדי להבטיח את דרישות הפונקציונליות צוות.

אדריכלים גם מחליטים את החלוקה בין מערכת המעבד המוקשה לבין ההיגיון הלוגי.משימות הדורשות תזמון רציונאלי - גינר beamforming, החיישן הבלתי-מסוג - נדחקים לתוך בד, בעוד פרוטוקולים וניהול הקבצים יושבים על ליבת Arm.החיבור הבין-אישי הוא בדרך כלל באמצעות אוטובוסים AMBA AXI, אשר חייב להיות ממד בזהירות כדי למנוע הדבקה.

HDL Coding ו- IP Core Selection

פיתוח מסתמך על שפות תיאור חומרה כגון VHDL, Verilog, או SystemVerilog. עבור יישומים AUV, חלק משמעותי של הליבה IP יישומית של ספק: מנועי FFT, מסנני תגובה אימפולס סופיים, בקרי זיכרון, PCIe Endpoints, ו 1G/10G Ethernet Macs. אלה בלוקים IP רכים מוגדרים ומחוברים באמצעות עיצוב גרפי או תסריטים, ולאחר מכן משולבים עם מהירות שימושית עבור מעבדים מרובים של תאים גמישים (RTL) לעתים קרובות.

יותר ויותר, כלי סינתזה ברמה גבוהה שממירים C / C++ או MATLAB תיאורים קוד ברמת הרישום-העברה מאומצים עבור החלקים האלגוריתמיים של עיבוד AUV. זה מאיץ את הפיתוח של לולאות בקרה, צינורות תמונה, ו- AI inference מנועים תוך שמירה על נתיב ל- RTL מותך עבור פלחים קריטיים.

סימבול, ו-Hardware-in-the-Loop Testing

מכיוון שניסויים בתחום הימי הם יקרים ותלויים במזג אוויר, הסימולציה הופכת למנוף של אימות FPGA.מהנדסים בונים תאומים דיגיטליים של חזית החיישן וערוצים אקוסטיים, ואז לעורר את עיצוב FPGA בסביבה של UVM (מתודולוגיה של Verification Verification).הם בודקים תרחישים של פינות-קפייתנים - טיפת נתונים מסורתית, IMU, הפרעה מודם - ברמה טרום-קרימית שמנוהלת, כגון ספסלים מבוססי בדיקות נתונים.

לאחר אימות פונקציונלי, העיצוב נע לבדיקות חומרה-ב-ה-אל-פרלופ. A Development Board המכיל את המטרה FPGA מחובר לדמות חיקויי חיישן ומודל רכב בזמן אמת.ה-FPGA מעבד את זרמי הנתונים המותאמים ושולח פקודות הפעלה בחזרה לסימולציה, סוגר את הלולאה. גישה זו חושפת אינטגרציה, בעיות ריצוף כוח, ותזמון סימולציות ארוכות לפני ימי האלקטרוניקה מתקדמים, יכולות להפעיל לחץ אלקטרוניקה מתקדמים.

המונחים: Field-Testing

ניסויים ימיים ראשונים נערכים במיכל בדיקה מבוקר או במפרץ מוגן.הרכב פועל משימה מקודמת בזמן שצוות ההנדסה עוקב אחר ליבות ה-FPGA הפנימיות של JTAG או מנתחים לוגיים על שבב. מדדים ביצועיים - מעבדים את הכדאיות, אותות-ל-אין-יחס, שואבי כוח - נתפסים ומשווים לתחזיות עיצובים.

ברגע שהמודול מוכיח את עצמו במים רדודים, אימות עמוק מתחיל.רכבים מוצעים למעמקים תפעוליים נציג, לפעמים מעל 4000 מטרים, כדי לאשר כי סגירת התזמון נשמרת, שלמות קישור transceiver נשמר, ואין שגיאות רכות בלתי צפויות להתרחש.כל לקחים למדו להאכיל בחזרה לתוך הספין הבא של קושחה FPGA, אשר ניתן לטעון באמצעות טלמט אקוסטי אם העיצוב תומך בהגדרה חלקית.

אתגרים טכניים

עצלות ודיקטטורה

בשליטה סגורה של AUV, latency הוא לא רק מדד ביצועים - זה דרישה בטיחותית. FPGA מבוסס בקר כי מעבד נתונים חיישן 10 microthers עם ג'יטר מקסימלי מובטח של 50 ננותות מספק בסיס כי פתרונות תוכנה בלבד לא יכולים להציג את ה-CTH על ידי הימנעות ארכיטקטורות אוטובוסים משותפות בתוך FPGA ובמקום זאת באמצעות הזרמת עם ממשק ישיר לרישום שיטות הפעלה.

מורכבות עיצוב ואימות

פיתוח FPGA עבור AUVs הוא רב תחומית, מיזוג עיבוד אותות, תיאוריה שליטה והנדסה חומרה. המאמץ אימות לעתים קרובות עולה על המאמץ הקידוד, כמו באג אחד צינור עיבוד Sonar יכול לייצר נתונים בלתי ניתנים מדעית ממשלחת רב-שבועית קדמית.כדי לנהל את המורכבות הזאת, צוותי פיתוח לאמץ אסטרטגיות בנייה מצטברות צינורות רציפה כי הפעלת בדיקות רגרסנטיות על כל פעולה שהיא גם כן, כדי למנוע רצף קריטי של שיטות אימות.

השפעות קרינה ומוטיבציה

בעוד שרוב ה- AUVs התפעוליים אינם נתקלים במינונים הקרינה המופיעים בחלל, התקפות נויטרונים באנרגיה גבוהה בגובה במהלך תחבורה אווירית, או מאיזוטופים טבעיים ב- EDer בליטות, עדיין עלולות להרגיז תאים מבוססי FPGA מבוססי SRAM. תוכניות מייגציה כולל CRCs, צגוני תצורה של שעון חיצוני, וקידוד ליבות כי קוראות מעטות ונכונות שגיאות בתוך תצורה של תאים פנימיים - כמו גם עבור כל סוג של תאים של תאים של תאים של תאים של תאים של תאים בתוך זמן קצר יותר של תאים סטרו-אורד (מדומים) עבור בקרת תאים קצרים או חלקית (מדומים (מדומים (מדומים) עבור בקרת תאים) עבור בקרת תאים של תאים קצרים יותר מאשר תאים קצרים יותר של תאים של תאים בתוך זמן קצר יותר מאשר תאים של תאים של תאים בתוך זמן קצר יותר מאשר תאים של תאים של תאים של תאים של תאים של תאים של תאים של תאים של תאים של תאים סטרומים קצרים (קריפטפטפטפטפטפטפטפטפטפטומטיים) עבור כל זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים בתוך זמן קצר יותר מאשר תאים

טכנולוגיות מתפתחות וכיוונים עתידיים

AI ו- Machine Learning ב-FPGAs

שילוב של AI למשימות AUV הוא מאיץ. FPGAs מתפתח כדי לענות על הביקוש הזה על ידי הטמעת עשרות או מאיצים ידניים ורטיבות זיכרון יחד עם היררכיה משותפת. FPGA אחד יכול עכשיו להפעיל YOLO או Mobile Net גלאי ישירות על גבי תמונות של Sonar צדדי, זיהוי אובייקטים קרקעיים או חיי הים עם דיוק תחרותי עם מעבדים מתקדמים - בטווח הקצר של מנועים מתקדמים של כוח ויזואליים מתקדמים.

תהליך הטיפוח הבא Nodes and 3D Packaging

ההתקדמות בייצור Semiconductor מניבה FPGA מתה ב 7 nm ומתחת, עם סוללות מבוסס שבב כי מחסנית לוגיקה, זיכרון הרץ ו transceivers בד בין 3D חיבורים. עבור מפתחי AUV, זה אומר יותר מסוגל להתחבר בתוך אותו או קטן יותר לוח הרגל ניהול שטח.

קוד פתוח: כלים FPGA ו- Ecosystem

FPGA תוססת קוד פתוח מערכת אקולוגית היא צמצום מחסומים עבור מעבדות מחקר קטנות יותר וסטארט-אפים. כלים כמו Yosys, Nextpnr ו- Project IceStorm מציעים סינתזה מלאה וזרימי נתיב עבור Lattice פופולרי, ויותר, Xilinx ו- Efinix מכשירים הנדסיים מהירים יותר, יחד עם קוד פתוח-V ליבות רכות ו-LTF:0 ליטרים דיגיטליים יקרים, המאפשרים מודרניים אלה למעבדים דינמיים מתקדמים יותר, כדי להאיץ את משאבי אנושים מתקדמים יותר, או לטכנולוגיות דינמיות גרעיניות אטומיות.

יישום אמיתי בעולם בים

כמה מוסדות אוקיאנוסים מובילים פרסמו פרטים על פלטפורמות FPGA-enhanced AUV. The Monterey Bay אקווריום Research Institute לטווח ארוך של FPGA-טווח ארוך של עיבוד אקוסטי מבוסס FPGA למפות תצפיות עם רזולוציה בקנה מידה סנטימטר בזמן נסיעה מאות מטרים מעל פני הים באופן דומה, ה-GPSFLT:0Woods Holes Oceanographic InstitutionFLT3Gate מאפשר FPGI משולב לתוך RMGIRSTICER CIRSTICER CIRSTICER CLOS בלבד, אך ורק בתנאי אחסון כלי רכב קריטי SFPGICER CICER CICER CLOS, אך ורק תחת RMICER CER CERGICER CICER CICER CICER CER CER CLOS CICER CICER RMICER RMITAL CER RMICER RMICER .

דוגמה בולטת נוספת מגיעה מהפרויקט במימון האיחוד האירופי:0Robust תת-קרקעי SwarmsveFLT:1, שבו צוותים פיתחה חתך של AUVs בעלות נמוכה באמצעות מניעת התנגשות מבוססת FPGA ותקשורת אקוסטית.כל רכב נשא רשת קטנה של Lattice iCE40 FPGA כדי לעבד נתונים עבור מיקום יחסי, המאפשר דפוסים מעקב מתואם ללא שליטה מרכזית זה יכול היה אפילו סימולציה של משאבים זעירים עם מיקום נמוך של תאים ניידים.

מסקנה

פיתוח מודולים FPGA עבור כלי רכב תת-ימיים אוטונומיים יושב בצומת של עיבוד אותות, הנדסת מערכות וטכנולוגיה ימית.כפי שיכולות המכשיר ממשיכות בקנה מידה וכלים עיצוב להיות נגיש יותר, התפקיד של FPGAs באוטונומיה תת-ימית רק יעמיק.העתיד AUVs יסתמך על הבדים הניתנים להגדרה מחדש אלה כדי לחוש, להחליט ולפעול בזמן אמת - תוך נית גבולות של מה שלא ניתן להשיג מתחת לסוללות, הוא עמוק יותר מתעשיית ההגנה של האוקיינוס הארקטי, הוא ממטרה.