עיצוב נמוך-Noise FSK מקבל

תדירות Shift Keying (FSK) נשאר תוכנית מודולציה אבן הפינה להעברת נתונים חזקים במערכות מדידה הנדסיות.הסובלנות הטבועה שלה לרעש מעצימה ופשטות יחסית להפוך אותו אטרקטיבי עבור יישומים החל מטלמטריות תעשייתית למכשירים מדעיים. עם זאת, כאשר המדידות דורשות דיוק תת-pm או יחס רעש מתחת ל 10 dB, מקלט סטנדרטי FSKs לנפילה קצרה.

מאמר זה מספק מדריך מקיף לעיצוב מקלטי FSK נמוכים למדידות דיוק.זה מכסה תורת רעש בסיסית, בחירת רכיב קריטית, בחירות אדריכליות, וטכניקות יישום מעשי.המטרה היא לצייד מהנדסים עם הידע לבנות מקלטים כי בקלות לפענח אותות FSK חלש תוך שמירה על שלמות המדידה.

מימון של עיצוב נמוך- Noise עבור מקבלי FSK

עיצוב נמוך-נוז מתחיל בהבנה את דמות הרעש של המקלט (NF), אשר מדמה את ההשפלה של יחס אות-ל-אין (SNR) הנגרמת על ידי המקלט עצמו. במערכות FSK, ה-SNR הכולל ב-SNR ב-Digulator קובע את שיעור השגיאה (BER) במדידות דיוק, אפילו עלייה קטנה ב- BER יכולה להשחית נתונים, כך ש-NF הוא פרמפרמנטק של NF הוא מדגימה של ה-F הוא מדגימה את ה-F.

[ה] מדד חיוני נוסף הוא רצפת הרעש, אשר בדרך כלל באה לידי ביטוי ב dBm/Hz.רגישותו של המקלט - האות המינימלית לזיהוי - קשורה ישירות לקומה זו.עבור רוחב פס נתון, עוצמת הרעש היא FLT:0kTB03FLT 1, שבו FLT:2kLT 3B3 הוא רוחב פס קבוע של בולצמן, LT4Trea: 1B5 הוא רוחב פס 1 LT4;

רעש שלב, במיוחד מאוסלוזרים מקומיים, מרמות FSK הדגמה על ידי הצגת תנודות תדר אקראיים. עבור בינארי FSK (BFSK) עם סטיית תדר ⁇ FLT:0fuaFLT:1, רעש בשלב בתוך רוחב הפס של המודולציה מפחית את האפקט SNR. A כלל של רעש שלב משולב צריך להיות לפחות 20B מתחת לקוד נמוך (L) עם תאורה נמוכה יותר.

מקורות מרכזיים ב-FSK מקבלים ואסטרטגיות מייגציה

זיהוי ודיכוי מקורות רעש הוא משימה רב-פנים.התורמים העיקריים כוללים:

Thermal (ג'ונסון-ניקוויסט) Noise

אינטרינסיביות לכל הרכיבים המנוגדים והמכשירים הפעילים. Mitigation מעסיקה נתיבים של התנגדות נמוכה, מחנכים גבוהים-Q ובחירת מכשירים עם מתח רעש קלט שווה ערך נמוך ודנות נוכחיות. ב- LNA, תוך שימוש בקוד משותף או טופולוגיה משותפת עם ניוון מקור אינדוקטיבי יכול להשיג ליד הידרדרות אפס.

Flicker (1/f) Noise

דומונים בתדרים נמוכים (בדרך כלל מתחת 1 kHz) עבור FSK עם סטיית תדר קטן, 1 / f רעש מ oscillators ומגבר יכול להיות בעייתי.בחר מכשירים עם פינות דלות flicker - למשל, 0.1 הרץ עבור דיפר דיוק mps. in Mixer ו VCO מעגלים, להשתמש SiGe או BCMOS כי להציג 1 / CMOS סטנדרטי יותר מרעש סטנדרטי.

שלב רעש באוסוציאלטורים

רעש שלב אוסטור מתואר על ידי המודל של ליסון.כדי להפחית אותו: להשתמש במשחזרים של Q גבוה (למשל, גביש קוורץ, SAW, או resonators dielectric); לשמור על רוחב הפס של לולאה של PLL רחב מספיק כדי לדכא מתח מבוקר אוקטטור (VCO) מועסק בתוך רוחב הפס; השתמש גלאי נמוך (כגון גלאי PLL דיגיטליים) עם גלאי D.OCx).

דיסטורציה (IMD)

אי-לינאריות במגבר ומיקסרים מייצרים גוונים מעוררי השראה שיכולים להסוות אותות FSK חלשים.נקודת יירוט גבוהה של סדר שלישי (IP3) רוצה לשמור על ליניאריות. השתמש בפס רחב LNAs עם IP3 גבוה ולהימנע ממניעה יתר של המיקסר. מסנן נכון לפני המיקסר (מסנן תמונות) גם להפחית את מוצרי האינטגרציה מ-band-of להפריע.

כוח אספקה וקרקע

רעש על רכבות אספקה לתוך נתיבי אות. השתמש הרגולטורים נמוכים (LDOs) עם יחס דחייה גבוה של כוח-יתר (PSRR) ו decouple כל שלב עם ferrite beads ו capacitors. a Star-ground העליוןology או מטוס קרקע מוצק צריך להיות מועסק; חלוקה ובסיס דיגיטלי בזהירות בעיצובים מעורבים.

בחירה רצינית עבור ביצועים נמוכים

כל מרכיב בשרשרת המקלט חייב להיות נבחר עם ביצועי רעש בראש.למטה הוא התמוטטות מפורטת של אבני הבניין החיוניות.

מגבר נמוך (LNA)

LNA מגדיר את דמות הרעש של המקלט.Des: NFLT:0 [10 dBm] ו- 50 ⁇ ללא אובדן התנגדות מופרז.GA pHEMT ו SiGe BCMOS LNAs מציעים ביצועים מצוינים. לדוגמה, משחק המיני-Circuits LNA (למשל, ZX60-P3LN) יש NF רגיל כדי להשיג קוד נמוך כדי להשיג D.FD2, כלומר, אם יש צורך נמוך כדי להשיג קוד נמוך כדי להשיג קוד נמוך כדי להשיג D.

Mixer

Mixers לתרום רעש באמצעות אובדן המרה ו- LO Feed Through. A פאסיבי מאוזן מיקסר (למשל, Mini-Circuits SBL-1) יש אובדן המרה של -6 dB ו NF מתון לערבב פעילים באמצעות תאים גילברט יכול לספק נמוך NF אבל להציג חששות ליניאריות גבוהה יותר. עבור ביצועים נמוכים, לבחור תערובת עם נקודה 1DB גבוה ו- NF נמוך; נחשב להורדת תמונה של DB.

אוספיילר המקומי (LO) ו-PLL

LO חייב להיות רעש שלב מינימלי. עבור יישומים קבועים, גביש או SAW oscillator הוא אידיאלי. עבור מערכות תדירות-agileHz, PLL מסונתז עם נמוך noise VCO נדרש. הרעש בשלב PLL נשלט בדרך כלל על ידי VCO מחוץ רוחב הפס ואת המעבר בתוך הלולאהט.

פילטרים

מסננים מראש (SAW או LC) דוחים רעשים והפרעות של פס. עבור שלב IF, להשתמש ב resonators קרמיקה גבוה או מסנן LC דיסקרטי עם אובדן כניסה נמוך.פילטרים דיגיטליים המיושמים ב FPGA או DSP יכולים לספק מזחלות חד- off אבל עלייה צריכת החשמל.

דיקטטור

קוהרנטי (סינכרון) FSK Demodulation מציע חסינות רעש טובה יותר מאשר גילוי לא קבוע, אבל דורש שחזור נושא. עבור סביבות SNR נמוכות, לולאה קוסטה או PLL דיגיטלי ניתן להשתמש. לחלופין, לא קבוע להרוס באמצעות דיפלומציה בתדר (למשל, פוסטר-Seeley) הוא פשוט יותר מתקפל כאשר משתמשים ב-DSP, יישום מסנן משותף (FS) אך הוא צורך בפליגמנטל-FK-FS) למזערי (FK-FS) אך הוא מנקה-F.

אדריכלות: Low Noise

כמה מקלט להתנצלויות מציע תכונות ביצועי רעש נפרדות.הבחירה תלויה בטווח התדר, רוחב פס ומורכבות המערכת.

אדריכלות Superheterodyne

המקלט סופר-heterodyne הקלאסי מספקסלקטיביות מעולה ורגישות.שלב יחיד למטה ל- IF נמוך (בדרך כלל 10.7 MHz או 455 kHz) מאפשר הגדלת גבוה וסינון חד ב- IF. דמות הרעש נקבעת על ידי LNA ו- Mixer. עם זאת, את התדירות התמונה חייבת להיות נדחיתה חזק; מסנן קבוצתי לפני המיקסר חיוני ניתן לשפר את התמונה הראשונה.

Zero-IF (Direct Conversion) אדריכלות

אפס-IF מקלטים למטה-הנעה ישירות לפס הבסיס, ביטול שלב IF ובעיית התמונה.זה מקטין את ספירת הרכיב ואת שטח הלוח. עם זאת, אפס-IF סובל מרעש 1/f, DC offsets, ו- I/Q חוסר איזון, אשר מקטין את אותות FSKSKSK נמוך, להשתמש בארכיטקטורה נמוכה (רק כמה מאות) עם מקלט דיגיטלי נמוך, אפילו, עשוי להשתמש ב-F-F-F-F-F-F-F-F-F-F-F-F-F-F-F-F-F-F-F-IF-IF-F-F-IF-IF-F-F-F-F-Imp-Imp-F-F-F-F-F-F-Imp-IF-Imp-F-F-F-F-F-F-F-F-F-F-Imp.

Digital Intermediate Frequency (Digital IF) מקבל

דיגיטציה אות IF ישירות לאחר חד דחייה מאפשר את רוב סינון והדגמה בתחום הדיגיטלי. היתרון המרכזי הוא היכולת ליישם ביטול רעש הסתגלות וסינון מותאם ללא פגמים אנלוגיים. ADC מהיר במהירות גבוהה (למשל, 16 סיביות ב 200 MSPS) ואחריו מהפך דיגיטלי למטה רעש (DDC) יכול להשיג רצפת רעש נמוך מאוד.

טכניקות מתקדמות ל- Noise Reduction

מעבר לבחירת רכיב, כמה עיבוד אותות מתקדמים וטכניקות מעגלים יכולים לשפר עוד את ביצועי הרעש.

פילטר ושוויון

מסננים אדפטיים דיגיטליים יכולים להעריך ולבטל בהפרעות פס, כגון צרבת פס או לחות של קו חשמל. עבור FSK, הזנת החלטות שווה ערך (DFE) יכול לפצות על ריבוי הנאות, אשר יכול לחקות רעש. אי-ציות ב FPGA או DSP מאפשר הסתגלות בזמן אמת.

תיקון שגיאות (FEC) וקידוד

הוספת קידודים (למשל, ריד-Solomon, קודים אבולוציוניים, או LDPC) משפר את SNR היעיל על ידי מספר dB. ה-coder יכול לתקן שגיאות מעט כי מתעורר מרעש, מרחיב את טווח הפעולה. עבור מדידות דיוק שבו שלמות נתונים היא רבת ערך, תוכנית עתיר חזקה עם החלפה יכול להפחית את ה- 10-12 אפילו בשפל גבוה.

קבלה

מגוון ספארי באמצעות אנאנטות מרובות ושילוב טכניקות (למשל, יחס מקסימלי המשלב, MRC) יכול לשפר באופן דרמטי את SNR. עבור מיקום מדידה קבוע, אפילו מערכת פשוטה שתי טון עם בחירה מחלף (מגוון בחירות) יכול להוסיף 3-6 dB של רווח. במערכות מתקדמות יותר, טכניקות בשלב זה יכול להתמקד המקלט על המקור הרצוי ו- אפס להפריע.

גישה לרדיו (SDR)

SDR מציע גמישות מקסימלית לירידה ברעש.שימוש ב-ADC ו-FPGA, שרשרת המקלט כולה (הההתדרות לאחור, סינון, הדגמה) מוגדר בתוכנות.אלגוריתמים הסתגלות ניתן לפרוס את המקלט להחלפת תנאי רעש.SDR כמו USRP או AD61 השבבים מאפשרים פשטות מהירה.

המונחים: Low Noise

אפילו את הרכיבים הטובים ביותר ניתן לספוג על ידי פריסה גרועה.הפרקטיקות הבאות קריטיות לשמירה על רעש נמוך במקלטי FSK.

  • (FLT:0Grounding:0Grounding:FLT:1) השתמש במטוס קרקע מוצק (או שפך קרקע) על השכבה העליונה מתחת לסעיף RF.עבור לוחות חתמים מעורבים, פיצול המטוס הקרקע לתוך אספקט אנלוגי ודיגיטלי רק אם יש צורך; אחרת, מטוס אחד עם חלוקה נאותה עדיף להימנע לולאות קרקע.
  • (ב) ⁇ :0 (Decoupling:) cc-Decoupling capacitors (למשל, 100 pF, 10 nF, ו 1 μF) קרוב ככל האפשר לכל פינים כוח של IC. השתמש במגרשים קרמיקה נמוך-ESR. עבור VCO, fer נוסף יכול לבודד אספקת רעש.
  • (FLT:0)Signal רוסting: 10FLT:1 לשמור על RF עקבות קצרות ו 50 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0)Shielding:FLT:1 השתמש במתקני מתכת (למשל, פלדה או נחושת) עם שדות גזים מוליכים טובים.אם שלבים מרובים של מקלט חייב להיות על אחד PCB, מגן מקום יכול מעל חלקי LNA ו VCO. ודא כי כל פתחים (מחברים, וכו ') הם קטנים יותר מ- λ/20 כדי למנוע דליפת.
  • (FLT:0) מקום אחריות: 1FLT:1 Locate LNA קרוב לחבר האנטנה ככל האפשר. לשמור את VCO הרחק מ שעונים דיגיטליים ורגולטורים פוליסים כוח.אם באמצעות PLL, להציב את רכיבי מסנן הלולאה ליד VCO כדי למזער אינדוקציה parasitic.

בדיקה והתאמה של מקבלי FSK נמוכים

אימות ביצועי הרעש דורש טכניקות מדידה זהירה. פרמטרים מרכזיים כדי לבדוק הם מספרי רעש, IP3, רעש שלב ורגישות מקלט.

(FLT:0) Noise Fig Measurement: FLT:1ir השתמש מקור רעש חם קר (לעתים קרובות avalanche diode) ו מנתח ספקטרום במצב Y-factor. for high דיוק, מנתח רשת וקטור עם אפשרות של דמות רעש יכול למדוד פרמטרים רעש קטן-signal.לוודא את הרעש של המקלט הוא הרבה מעל רצפת הרעש של מנתח.

(FLT:0) שלב מדדי משנה: FLT:1 השתמש בבדיקה של שלב רעש (למשל, Keysight E5052A) או טכניקת קירור חוצה. Connect the LO פלט ישירות, עקיפה את ה-VCO buffer אם ניתן. Measure רעש בשלב זה בתחילת הריבית (למשל, 1Hz 10 kHz, 100 kS מחושב על פני שלב הרעש המשולב יכול להיות מחושב על פני ה-FK).

(FLT:0 ;0) לעומת מבחן SNR: השתמש גנרטור אות וקטור כדי ליצור אות FSK עם רעש גאוסי לבן (AWGN) מודד את ה- BER ברמות שונות של SNR; להשוות עם עקומות תיאורטיות (למשל, עבור coherent BFSK, BER = 0.5 erfcerrul (Eb/N0).

(FLT:0) מבחן הבין-מודולציה: 1FLT) החל שני גוונים שווים של דגימה בתדרים f1 ו- f2 קרוב לערוץ FSK. Measure the Third-order intermodulation Product Level וחשב את ה- IP3. ודא כי הטונים לא מניעים את המקלט לתוך השעבוד.

יישומים ב Precision Engineering Measurements

מקלטי FSK נמוכים מאפשרים מגוון של יישומים שבהם השלמות האות היא דבר חשוב.

  • (FLT:0)Dstributed טמפרטורה Sensing:cioFLT:1 חיישנים סיביים אופטיים באמצעות אור FSK-modulated להסתמך על photodetectors נמוך ו מקלטי RF כדי למדוד את ראמאן או Brillouin לפזר.המקבל חייב להוציא שינויים זעירים מתמונות רועשות.
  • (FLT:0) Wireless Strain Gauge Networks:BuildFLT:1 in Structure Health Monitoring, מדפי זנים משדרים את FSK Telemetry ממקומות קשים ל-reach.רעש נמוך מבטיח כי שינויים מיקרו-אימוניים (חלקים למיליון) אינם ניתנים לזיהוי ללא שגיאות.
  • (FLT:0) Radio-Frequency Interferometry:03FLT) 1 בזמן דיוק ועברת תדר, שידור FSK שונה למרחקים ארוכים משמש.המקבל חייב להיות רצפת רעש של שלב של יותר מ 1 מ"ר בתדירות המוביל.
  • (FLT:0) מערכות מדידה גבוהה של וולטון לא מגע: אבולוציה 1:0 (High-voltage Measure Systems להשתמש FSK כדי להעביר נתונים על פני מחסום בידוד גליוני (למשל, באמצעות הפיכה גמישה או אינדוקטיבית) הרעש הנמוך של המקלט מונע שחיתות של המדידה על ידי התערבות מצד גבוה.

כיוונים עתידיים וטכנולוגיות מתפתחות

מחקר למקלטי FSK נמוך ממשיך לדחוף את גבולות הרגישות והטווח הדינמי.

(FLT:0) צומת ג'וזף מגבר: קידמ"ר (Eg.Josephson Junction Amplifiers: ⁇ FLT:1) עבור רעש אולטרה-נמוך בטמפרטורות Cryogenic (למשל, עבור אסטרונומיה רדיו), מגברי ג'וזף מכפליים להשיג מספרי רעש מתחת למגבלת הקוונטים.הם עדיין אינם מעשיים למדידות הנדסת חדרים, אך התקדמות במוליכים-Tc גבוהה עשויה לשנות זאת.

(FLT:0Graphene- Based FETs:BuildFLT:1 , Graphene שדה-אפקט טרנזיסטורים מפגינים רעש נמוך 1 / Ff ויכול לפעול בתדרים גבוהים יותר מאשר סיליקון. אבות מוקדמים להראות פוטנציאל ל-LNAs עם NF מתחת 0.5 dB ב 10 GHz.עבור מדידות הנדסיות, שילוב עם ארכיטקטורות FSK קיימות הוא נושא של מחקר פעיל.

(FLT:0)Machine Learning for Noise Mitigation:BuildFLT:1 , רשתות נילי יכול ללמוד את המאפיינים הרעשים של מקלט ולבצע מחיקה בזמן אמת.לדוגמה, רשת עצבית חוזרת יכולה לחזות את מרכיב הרעש בסימן ההדגמה ולהכפיף אותו.

(FLT:0) קבלנים משולבים מערכת-on-Chip (SoC): חברות כגון Analog מכשירים ו- Texas Instruments משחררות טרנסג'נדרים משולבים מאוד עם על שבב DSP ופילטרים מתאימים. ADRF6850, למשל, משלבת הנדסת נמוך יותר ו עיבוד דיגיטלי IF.

(ב) לקריאה נוספת על עיצוב מקלט נמוך, מתייחס להערות יישום של יצרנים מרכזיים:0Analog מכשירים - נמוך Noise מקבל עיצוב FLT:1, FLT:2Texas Instruments - עיצוב נמוך Noise FSK מקבלsFSK מקבלsFLT 3: ו-FLT:4Mini-Circuits - Noise MeasureFreas: 5LTit, בנוסף לטקסט קלאסי של Rligicer.