התפקיד הקריטי של פרוטוקולי Serial בעיצוב PCB מודרניים

באלקטרוניקה עכשווית PCB, היכולת להעביר נתונים במהירות גבוהה בין רכיבים הוא לא ניתן לפרוטוקולים תקשורת Serials כמו PCI Express (PCIe) ו- Universal Serial Bus (USB) הפכו לעמוד השדרה של תנועת נתונים זו, המאפשרים הכל מברק-fast SSDs כדי להפוך את חיבורים היקפיים.

בין אם אתם מתכננים מודול IoT קומפקטי או לוחמת שרת מורכב, עקרונות של אימפולס מבוקר, זוג שונה routing, וקרקע נאותה חל באופן אוניברסלי. אנו נבחן את הדרישות הספציפיות של PCIe Gen4/Gen5 ו-USB 3.x/USB4, וכיצד לתרגם את המפרטים האלה לתוך לוח ביצועים גבוה, עד הסוף, יהיה לך מסגרת ברורה עבור ביטחון קוויר עם ביטחון עצמי גבוה.

הבנת פרוטוקולי PCIe ו-USB ב- Depth

לפני צלילה לכללים הפריסה, חיוני להעריך את המאפיינים החשמליים של כל פרוטוקול.שניהם מסתמכים על אות שונה, שבו הנתונים מועברים על זוג חוטים עם מתחים שווים ומנוגדים.זה מציע חסינות רעש מעולה ומסייע לשמור על שלמות האות בתדרים גבוהים.

PCI Express: אדריכלות וקבוצת אותות

PCIe הוא אוטובוס סדרתי נקודה לנקודה המשתמש נתיבים ייעודיים, כל אחד מורכב זוג משדר וזוג מקבל. A Path הוא ערוץ שונה לחלוטין ממורכב.מערכות מודרניות משתמשות במספר נתיבים (x1, x4, x8, x8, x16) כדי לדרג רוחב פס PCIe Gen4 נתיב, שיעור הנתונים הוא 16 GT/s (gigas לכל), השני דורש עקבות של פרוטוקולים שונים של OST (אורד) על פני ה-out) כולל גם על פני ה-out) באופן קבוע (אורד) (אורד) (אורד) על פני ה-out) (אורדינטקרדינטקרד) (אורד) על פני 100) באופן קבוע של מעבדים שונים של מעבדים שונים של מעבדים שונים של מעבדים שונים (אורד) (אורד) (אורד) (אורד) (אורד) (אורד) (אורד) (אורד) (אורד) (אורדינט (אורד) באופן קבוע (אורדינט (אורד) על פני ה-out) (אורד) על פני ה-out) (אורדינט) על פני ה-ידי לוח הבקרה של שעון מחשבי לחץ על פני ה-ידי

USB: מ-USB 2.0 ל-USB4 ו- Thunderbolt

USB פיתחה באופן דרמטי. USB 2.0 משתמש בזוג שונה יחיד (D+ / D) עם שיעור נתונים של 480 Mbps ו 90ms אומות שונות של עכבות USB 3.x מציג זוגות סופר-Speed (SSTX ו-SSRX) שפועלים ב- 5 GT/s (USB 3.2 Gout) ו- 10 (US 3.2 Gen 2), כל אחד מהם דורש 90 תצורה של USB שונה לחלוטין, כמו גם עבור שימוש ב-USB2C2, כולל שימוש ב- 2.

שיקולים מרכזיים בעיצוב PCB: מתיאוריה ל-Leiout

תרגומים של דרישות חשמל להחלטות פריסה פיזית היא המקום שבו נדרשת מומחיות אמיתית. להלן הם הגורמים הקריטיים שיש לטפל בהם במהלך שלב העיצוב.

ניהול אימפולסים: הקרן לתכנון מהיר

אימפולס נחושת מבוקר אינו אופציונלי.האימפולס האופייני של עקבות נקבע על ידי רוחבו, המרחק שלו אל מטוס ההתייחסות, ואת הקבוע הדיאלקטרי של חומר PCB.עבור PCIe, יעד אימפולסיבית שונה הוא 85 אומס (עם סובלנות טיפוסית של ± 10%) עבור עובי USB 3.x, זה 90ms שלך בית fab חייב לספק קופונים עבור כל ערימה של 0x (למשל) עבור רוחב 0x רגיל עבור טיפול רגיל עבור C {\displaystyle 0.

תמיד לציין את הדרישה למחיקה שלך, כמו כן, לשקול את ההשפעה של מסכת מכר.מכרה מסיכה מפחיתה את הדחף מעט, כך חישובים לפני ההריון שלך צריך לקחת בחשבון עבור זה.כלל טוב הוא לתכנן עבור חסימה גבוהה 2-3 מ"מ מאשר המטרה לפצות על אפקט המסיכה הנמכר יותר.

אינטגרity: Reflections, Crosstalk, and Attenuation

כל הפסקת קו השידור גורמת להשתקפות.ואס, מחברים, ושינויים ברוחב כל ליצור אי התאמה של חוסר התאמה. עבור אותות מהירים, למזער את מספר הדרכים.כאשר דרך הם בלתי נמנעים (למשל, עבור שינויים שכבתיים), להשתמש בטכניקה של ריצוף אחורי כדי להסיר את העוקץ הלא מנוצל, אשר אחרת פועל כ cavity resoning גם דרך אורך 5 קביעות שונות.

העצימה הופכת משמעותית בתדרים גבוהים.הפסדים דיאלקטריים עולים עם תדירות, כך שעקבות ארוכות של PCIe (מעל 8 אינץ'), לשקול שימוש ב-Loder-loss a נמוך-loss כמו מגטרון 6 או Isola Tachyon.התקציב לאובדן ההפחתה עבור ערוץ PCIe Gen4 הוא בדרך כלל סביב 20 dB. מעצבs חייב לדמות את הערוץ כולו מנהג למקבל, כולל המחבר, כדי להבטיח תאימות.

נתיבי החזרה והחזרה

מטוס קרקע מוצק, מתמשך חיוני עבור אותות מהירים.המטוס הקרקע מספק נתיב החזרה דלת חינוך נמוך עבור אותות שונים.כל פער או פיצול במטוס הקרקע כוחות הזרם כדי למצוא נתיב חלופי, יצירת אנטנה גדולה כי קורנת EMI ו degrades אות מוצקה, אלא אם כן אין דרך זוג מהיר במהירות גבוהה על פני מטוס בתוך הקרקע.

זמן משחק ובקרת סקיו

עבור זוגות שונים 0.1, שתי העקבות חייבות להיות תואמים לאורך זמן בתוך כמה פיקו השניות של סקייוואו.זה מבטיח כי האות השונה נשאר מאוזנת.עבור PCIe Gen4, החלק הפנימי של ה-Ttra-pair צריך להיות פחות מ 5 ps, אשר מתאים בערך 30-35 טריליון של אורך לא תקין (בהתאם לעיכוב ה-Fercatance) צריך להיות פחות מ-x2 ליטרים (או רוחב של לפחות) של 2 ליטרים).

עבור USB 3.x, החלק הפנימי של זוגות סופר-מסע צריך להיות פחות מ 5 ps, ואת שני זוגות SuperSpeed (SSTX ו SSRX) צריך להיות מותאם בתוך 100 mils כדי למנוע skew במחבר. 2.0 D + / D הוא יותר סלחני, אבל להתאים אותם ל בתוך 50 mils עדיין להפחית רעש משותף.

טיפים ל-PCIe ו-USB: טכניקות מעשיות

עם היסודות במקום, בואו להתמקד בתהליך החתירה בפועל.המטרה היא ליצור נתיב שמשמר את איכות האות מהבקר ועד המחבר.

כללי מזג אוויר שונים

  • (FLT:0) Coupling: FLT:1 כביש שני עקבות של זוג שונה קרוב ככל האפשר (בדרך כלל 5-8 mils Edge-to-edge) כדי לשמור על הפיכה הדוקה.זה מקטין קרינה משותפת-מודה ומשפר חסינות רעש.
  • (FLT:0)Constant Spacing:FLT:1 לשמור על אותו פער בין הצמד לאורך כל המסלול.כל וריאציות בלחיצת שינויים את האימפולס השונה.כאשר אתה נכנס לחצר או דרך מרופ, שינויים הפיכה. השתמש במגרש אימפולסיבית כדי להרחיב בהדרגה את הספיגה ליד המשטח.
  • (ב) [15] ,0) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [ה]: [ה] לא נצמדו לסימנים אחרים (במיוחד שעונים או I2C) בתוך 50 מילות של זוג אחר.זהות מגופן אלה יכולות להתחבר לזוגות ולגרום לג'טר.

שכבת ה-Via Strategy

עבור PCIe Gen3 ומעלה, השתמש ערימה שכבתית המספקת מטוס הפניה מוצק ליד כל שכבת אות. A טיפוסית 4layer ערימה הוא: אות (למעלה) - קרקע - עוצמה - אות ( ⁇ ) השכבות העליון והתחתיות משמשים עבור קידוד אותות במהירות גבוהה, עם המטוס הסמוך המספק את נתיב החזרה.

עיצוב ויה הוא קריטי. השתמש הקטן ביותר באמצעות גודל קידוח שניתן לעשות (בדרך כלל 8-10 mil drill, 16-18 mil Spy) כדי להפחית באמצעות קיבול והשכלה.עבור PCIe Gen5 ב 32 GT /s, לשקול שימוש מיקרווויאנס (laser-drilled) עם תרגיל של 4 חלב כדי למזער אפקטים של מיקום דרך ליד כל אחד (עם סימן נמוך) כדי לספק אותות גישה אחרת (עם גישה ל- 30 ליטר) עם סימן נמוך).

מקום החיבור ושבר את רינג

מחברים במקום בקצה הלוח כדי למזער את המרחק לכבל ולצמצם את EMI. עבור USB-C, המחבר יש 24 סיכות, ואת זוגות המהירות גבוהה ממוקמים במרכז המחבר.אזור ההפסקה הוא מאוד מכווץ.עבור את זוגות SuperSpeed על השכבות החיצוניות כדי להימנע באמצעות גמגמים.

לעתים קרובות מועיל להתייחס ל-FLT:0.USB 3.2 מפרטת את הסעיף 1 להמלצות של פירוק מדויק, או ל-FLT:2PCIe Base SpecationFLT 3 עבור הקצאת נתיב ומגבלות של skew.

שיטות נוספות עבור Robust High-Speed Design

מעבר להנחיות הפריסה הליבה, כמה שיטות משלים יכולות לשפר באופן משמעותי את האמינות של העיצוב שלך.

אינטגרציה וכוח ופירוק

מגמות מהירות גבוהה למשוך ספייקטים נוכחיים גדולים. Place decoupling capacitors קרוב ל pins כוח של בקר ואת המחבר. עבור PCIe, להשתמש רוב capaciacitor (10-100 μF) וכמה גבוה ⁇ על ידי capacitors (0.1 μF ו 0.01 μF) דפוס רשת ליד אספקת החשמל.3% להשתמש נמוך Ly (עדיין הילוך נמוך) או סימולציה של 2 ליטר) בתדירות גבוהה (R) בחבילות כוח).

הגנה וסינון

מחברים USB נחשפים לסילוק אלקטרוסטטי (ESD) מכבלים ומגע אנושי. Place TVS diodes על D+ / D- ו- SuperSpeed קווי ליד המחבר.בחר טלוויזיות עם קיבול נמוך (under 0.5 pF) כדי למנוע את מהימנות האותות של USB 2.0, נגני-mo משותף משמשים לעתים קרובות כדי לדכא רעש משותף, אבל הם יכולים להיות במהירות כדי למנוע את ה-HUSLUMX גבוה.

סימולציה לפני הייצור

שני סוגים של סימולציה PCB הם חיוניים: Identity (SI) ו תאימות אלקטרומגנטית (EMC) להשתמש בכלי SI כמו Ansys HFSS או Keysight ADS כדי מודל הערוץ מנהג למקבל.מסים את ה-Time-domainometry (TDR) להשתמש בפרופיל אימות ודמיון עיניים (עבור PCIe Gen4, העין חייבת להיות לפחות 0.3 UI ו-Jir חייב להיות תחת ניתוח של C.

עבור מבט עמוק יותר לתוך זרימת עבודה סימולציה, את עיצוב מחשבי מחשבי ראיה ופתרונות בדיקה FLT:1 מספק משאבים יקרי ערך.

בדיקות ואימות

לאחר שהדירקטוריון מוטבע, בדיקות קפדניות הן חובה. השתמש מדמחץ זמן (TDR) כדי למדוד את העיכוב של זוגות שונים, לבדוק כי העיכוב הוא בתוך ±10% מההמטרה. השתמש ב-oscilloscope עם בדיקה גבוהה של לחץ גבוה (L-bander) עבור PCIe Gen4) כדי ללכוד את התרומת העין מוגזמת או למתח USB, עבור בדיקת USB (Li) עבור בדיקת אבטחה קצרה (L.

ניהול ארס

פרוטוקולים מהירים גבוהים מייצרים חום.הבקר PCIe ובקר כוח USB (PD) עשויים לדרוש דרך תרמית מתחת לחבילות QFN או BGA. השתמש במשטח תרמי ולחבר את המשיל החשוף למטוס קרקע עם מספר רב של דרךs.לוודא כי עקבות מהירות גבוהה אינם תוואי ישירות על פני כתמים חמים כדי למנוע חימום נוסף שיכול לשנות את המשטח החשמלי של תת-התחולל גבוה, כך יכול לספק את ה-החזקות גבוהה, כך, כך, כך, כך, כך, כך, כך, כך, כך, כך, כדי לספק את ה-מתקני USB, כך, כך, כך, כך, יכול לספק התחממות גבוהה, כך, יכול לספק את ה-ידי תיבות נחושת, כך, כך, כך, יכול לספק התחממות גבוהה, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כך, כך, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע חימום, כדי למנוע לשפוך, כדי למנוע חימום, כדי למנוע חימום גבוה, כדי למנוע לשפוך את ה-ידי מטה קבוע של לשפוך את ה-ידי מטה, 000.

מסקנה: בניית קרן לתקשורת מהירה

תוך מינוף PCIe ו- USB לתוך פריסת PCB הוא משמעת המשלבת תיאוריה חשמלית עם מגבלות ייצור מעשיות. על ידי התמקדות בשליטה בלתי נמנעת, יושרת אות, ריצוף הולם, וניתוק קפדני, אתה יכול ליצור עיצוב שעומד בתזמון המסובך בשולי רעש הנדרשים על ידי פרוטוקולים מודרניים.

כל פרויקט הוא ייחודי, אבל עקרונות הליבה נשארים קבועים.התחל עם ערימה מוצקה, לאכוף כללים נוקשים עבור זוגות שונים, ולעולם לא לזלזל בחשיבות של נתיב החזרה נקי.כפי ששיעורי הנתונים ממשיכים לטפס -PCIe Gen6 יגיע 64 GT /s - אותם פרקטיקות הטובות ביותר יהפכו אפילו יותר קריטיים.