קרנות: FPGA לעומת AI Accelerator Capabilities

איזו FPGA מביא לשולחן

FPGA הוא ים של בלוקים לוגיים הניתנים לתוכנה, טבלאות, פרוסות DSP, ו- routing interconnects כי ניתן לנסח מחדש ברמת החומרה.ההגדרה מחדש מאפשרת למהנדסים לדחוס נתונים מותאמים אישית שפועלת עם תזמון קבוע מחזורי וגמישות תזמוןיתאם - לעתים קרובות מתחת 10 שניות עבור צינורות מורכבים.

איזה AI Accelerator Excels at

מאיצים AI הם בנוי בכוונה לצלוח באמצעות מטריקס-multi ו convolution פעולות השולטות ברשת עצבית ההיקף. GPUs מודרניים כמו NVIDIA H100 עשרות אלפי ליבות CUDA ו- עשרות תזמון ליבות, השגת שיא באמצעות לוח נתונים מראש של מעבדים אלקטרוניים או ®HSend , למעשה ® CGASend , עם מעבד גרפיטי-ret-ret-to-to-of-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-to-Send אלה, הם , עם טווח ה-to-to-to-to-to-to-to-to-to-to-to-to-to-Send של ה-to-to-to-Send של ה-מחדש-to-to-מחדש-מחדש-to-to-to-to-מ

(ב) מפתחים המעוניינים בטיפוס מערכות היברידיות כאלה, פלטפורמות כמו ה-AIFLT:0Xilinx Versal Assessment Boardssual Assessment BoardsFLT:1 משלבות לוגיקה ניתנת לתוכנה עם מנועי AI, בעוד פתרונות דיסקרטיים כמו FLT:2Intel Stratix 10 בתוספת GPUFLT 3 מציעים גישה מודולרית, בנוסף, FLT:4NVIDGIDIGR) אינטגרטיבית של חברת CGAD (D) FPIXDIFR) TRAD) TRADIFR.

המקרה לשילוב בזמן אמת

מערכות זמן אמתיות חייבות להגיב לגירויים חיצוניים בתוך חלון זמן מוגבל – לעתים קרובות sub-milliII.מצלמה מאכילת רכב אוטונומי, הדופק המכ"ם במערכת נשק, או חבילת רשת בשער מסחר כל דורש פעולה מיידית. - ההרחבה המסורתית GPU-רק ניתוק-מספקית יכולה גם להתמודד עם שביעות רצון של מערכת ההפעלה PCIe, ג'טר, ועיכובי מערכת הפעלה שיכולים לדחוף קוצר ראייה מעבר ל-10 גרם חירום נמוך, אפילו לאחר מכן, לאחר מכן, לאחר מכן, אפילו לחץ נתונים רלוונטי, לאחר מכן, לאחר מכן, לאחר מכן, כמו גם כן, כמו גם כן, לאחר מכן, כמו גם כן, לחץ דם נמוך יותר מ-מחץ זמן קצר יותר מ-מחץ, רק על ידי קומפקטי, רק על ידי קומפקטי, רק על ידי קומפקטי, קומפקטי, קומפקטי, רק על ידי קומפקטי, קומפקטי, כמו גם כן, לאחר מכן, לחץ דם נמוך יותר, יכול לטפל בתדירות גבוהה יותר, רק על ידי קומפקטי, כמו גם כן, לאחר מכן, רק על ידי קומפקטי, רק על ידי קומפקטי, לחץ דם נמוך יותר מאשר קומפקטי, לאחר מכן, קומפקטי, לאחר מכן, רק על ידי קומפקטית אבטחה של מערכת הפעלה של מערכת הפעלה

Architectural Patterns for FPGA-AI Accelerator Coupling

FPGA - Smart Data Mover

בטופולוגיה זו, ה-FPGA יושב ישירות על נתיב הנתונים – לעתים קרובות בין מערך חיישן לבין GPU על PCIe או CXL. FPGA מבצע פרוטוקולים, העברות DMA ורפורמות נתונים המתעדות. לדוגמה, חיישן Lidar מ-CDC שניות לשנייה יכול להיות מתואם רק את ה-FPGA, מה שהופך את הזמן ל-Fal-Frex, ל-xGA, ל-Stra-Scactation-S, ל-DLCDLCDLCDLCDLCDLCDIRSTS, לא יכול להחליף את ה-S, לא רק ל-FICDLCDS, לאפסדפסדפסוחמילא רק באמצעות cc-FICDTMS, ל-FDLCDTMS, ל-FDTMS.

FPGA כ-Pre- and Post-Processor

מודלים רבים של בינה מלאכותית דורשים עיבוד קדמית מותאם אישית -FFTs, דיגיטלי ירידה או מיצוי תכונה - כי הוא יעיל על GPU. FPGA מבצע פעולות אלה במהירות חוט, כתיבת עשרות מעובד ישירות לתוך הזיכרון של מאיץ על ידי מערכת מהירה יותר של GPU רק על ידי בדיקות מהירות גבוהה של GPU או CXL. לאחר ה-FPGA יכול ליישם את שלאחר תהליך הייצור (מכיוון RM-R) רק כדי לבצע בדיקות מהירות גבוהה של CPU.

המונחים: heterogeneous SoC

מכשירים כמו המעבדים של Xilinx Versal ACAP משלבים את הבד FPGA, מנועי AI ייעודיים (VLIW SIMD מעבדים), ומעבדי יישומים ARM על אחד למות.זה מבטל העברות מחוץ ל-chip, מכים את הגמישות ל-Nanothers ועוצמה לעשרות וואט- AI מספקים אופטימיזציה ל- matrix-vesteration תפעול, בעוד התוכנית יכולה להיות על גבי שבבים (p) של מנוע מעקב ישיר בין אולטרסאונד בגודל של 10 קוסמטיקה (p) או מעבדים אוטומטיים, כלומר, כלומר, כולל שבבים, כולל אולטרסאונד, כלומר, כולל מעבדי-p) עבור שבבים של AI.

בחירת ה-FPGA-AI Accelerator Pair

בחירת השילוב האופטימלי תלויה בדרישות השקיפות, רוחב פס נתונים, תקציב חשמל ומשאבים לפיתוח.עבור מערכות קצה שבו כוח הוא מוגבל (FLT:0AMD Alveo U250cioFLT:1 בשילוב עם GPU, אז בקנה מידה לתכנון מבוזר ייצור ברגע זרימת הנתונים מאומת.

יישום: כלים וטכניקות

בניית מערכת מאיץ FPGA-AI חזקה דורשת יותר מחומרה; מערכת האקולוגית והפיתוח של התוכנה חשובים באותה מידה.

  • (FLT:0) High-Level Synthesis (HLS): כלי 1:1 כמו Vitis HLS ו- Intel HLS Compiler לאפשר למפתחים לכתוב אלגוריתמים של זרימת נתונים ב- C++ ו מסונתז אותם לגרעין חומרה, צמצום דרמטי של זמן הפיתוח של RTL.
  • (FLT:0) מודלי תכנות בלתי מזוהים: FPGAs LT:1 Frameworks כמו OneAPI ו-SYCL מספקים גישה קוד יחיד ל- CPUs, FPGAs ו- GPUs. The FLT:2Intel OneAPI FPGA תמיכה FLT 3 מאפשר שימוש גרעיני באמצעות מערכות heogeneous.
  • (FLT:0interconnect Selection:FLT:1 for Board-levelאינטגרציה, PCIe Gen4/5 הוא סטנדרטי, אבל Compute Express Link (CXL) הוא צובר קרקע עבור שיתוף זיכרון cache-coherent, נמוך-latency זיכרון של אורורה בין FPGA לבין מאיץ.
  • (FLT:0) Performance Modeling:FLT:1hil לפני הקידוד, הצוותים צריכים להשתמש בכלים כמו הקרנלים הפתוחים של אלרה או XRT של שיlinx כדי פרופיל תעבורת נתונים ודיקור.בק צווארי בקבוק לעתים קרובות להתרחש בממשק ולא בתוך יחידות הקידוד.
  • <חזק>Power and Thermal Planning: כרטיס FPGA בתוספת כרטיס GPU יכול לצייר 300-600W בשרת.עבור מערכות קצה, ארוז עם ניהול תרמי משותף (למשל, קירור נוזלי) עשוי להיות נחוץ.שימוש בסו"ק מאוחדת כמו Versal מקטין את הכוח ל <75W עבור מקבילה.

יישומים אמיתיים בעולם

נהיגה אוטונומית ו- ADAS

כלי רכב אוטונומיים מודרניים ממזגים נתונים ממצלמה, לידר, מכ"ם וחיישנים קוליים.על ידי הצבת FPGA בכל אשכול חיישן, המערכת יכולה לבצע סינכרוניזציה זמן, תיקון עיוות וגילוי אובייקטים לפני סינון.התכונה המתקבלת מועברת על פני Ethernet רכב כדי לענות על דרישות GPU מרכזי (למשל, NVID Drive AGX) לתפיסה עמוקה.

טיפול רפואי

ב- tomography (CT), נתוני גלאי גולמי משוחזרים לתמונות חצי-שטחיות באמצעות אלגוריתמים כמו סינון של דו-פרו-פרו-פרוגנציה (FPGA) יכולים לבצע שחזור זה בזמן אמת, ומספקים תמונות כל 10 מילישניות.ה פרוסות המשוחזרות מוזמנות ל-GPU בזמן אימון עצבי קבוע יותר כדי לזהות מחסומים או שברים.

מסחר בתדירות גבוהה

חברות מסחר להתחרות על ננו השניות. An FPGA יכול לפצח את הזין NASDAQ ITCH ישירות בשכבה הרשת, לחלץ עדכוני ספר סדר, ותכונות מטעות כמו חוסר איזון סדר או תנופה מחירים.תכונות אלה מוזנים על קישור נמוך לעוצמה לרשת עצבית קטנה אשר פועלת על FPGA או GPU עם נהגים בזמן אמת.

תחזוקה תעשייתית

מפעל חכם עשוי להיות אלפי חיישני רטט שיוצרים נתונים 24/7.במקום הזרמת גלפורים גולמיים ל-Wir GPU בענן, שער קצה מבוסס FPGA מבצע ניתוח ספקטרלי מבוסס FFT וגילוי אנומלי מקומי. רק תכונות מצטברות (למשל, משמרות מהירות שיא) נשלחות לשרת מרכזי פועל מודל למידה עמוק כדי לשמור על חיים שימושיים.

5G Telecom

יחידות רדיו 5G דורשות מערכי MIMO מסיביים, אשר כרוכים בפיגור בזמן אמת ואופטימיזציה של מידע מראש. FPGAs הם פרוסים נרחב ביחידה מבוזרת (DU) לעיבוד שכבת PHY. הם יכולים גם קדימה להיות משקולות אופטימיזציה ל- AI specelerators כי לבצע יעילות ניהול ספקטרום דינמי וחיזוי התנועה.

אתגרים ואסטרטגיות מייגציה

מורכבות תכנות

פיתוח FPGA דורש באופן מסורתי שפות תיאור חומרה (VHDL / Verilog) בעוד HLS כלים להקל על זה, פער המיומנות נמשך. Team הרכב צריך לכלול גם מהנדסי חומרה ו- ML שיכולים לשתף פעולה באמצעות ייצוגים ביניים כגון ONNX ו-MLIR. בדיקות אינטגרציה רגילות עם חומרה-in-the-the-loop הוא חיוני. כלים כמו MATLAB ו- Simulink יכול לשמש לפיתוח שפה משותפת עבור אלגוריתם AI, הן עבור אלגוריתם CGA עבור אלגוריתם CGA.

המונחים: overhead

גם עם PCIe Gen5 ב 64 GT /s, העברת נתונים בין FPGA ו GPU incurcurs latency של מספר מיקרו-שניות. עבור יישומי מיקרו-שניות חד-ספרתית, מעצבים יכולים להשתמש בחיבורים ישירים באמצעות transceivers במהירות גבוהה (למשל, אורורה או JESD204B) או משותף זיכרון גבוה גבוה (HM) כאשר שניהם הם קו-R-GA XLX , באמצעות C.

זיכרון קוהרנטיות

שמירה על גישה עקבית של נתונים בין מכשירים נפרדים דורשת סינכרוניזציה מפורשת.שימוש בזיכרון וב-RDMA יכול לעזור, אבל הדרך הפשוטה ביותר היא להשתמש ב-SoC מאוחדת שבו מרק FPGA ו- AI למנועים חולקים את אותו בקר זיכרון.עבור מערכות דיסקרטיות, באמצעות NIC חכם כמו מעבד נתונים כחול-Field מבוסס FPGA יכול לנסח ניהול קוהרנטיות.

כוח ועיצוב

שרת עם שני כרטיסי FPGA ושני כרטיסי GPU עשויים להתפזר מעל 1.5 קילוואט. מעצבי מועצת המנהלים צריכים לתכנן קירור נאות (אוויר או נוזל) וריצוף כוח.עבור קופסאות, באמצעות ההרחבה יחיד Versal ACAP או Stratix 10 NX יכול להפחית באופן דרסטי את הכוח תוך עדיין לספק את הכלים הסימולציה תחרותי כמו ANSYSpak יכול מודל משולב של פירוק חום של FPGPU לאופטימיזציה.

עתיד הטרגדיה

הקו בין FPGA לבין מאיץ AI הוא מטושטש. צ'יפס באמצעות UCIe יאפשר ערבוב מודולים FPGA למות עם NPU מותאם אישית NPU למות על אותו interposer, השגת ביצועים חד-כימיים כמו עלות נמוכה יותר. Runtime חלקית החלפה של CLT באופן אוטומטי, כמו גם מתג FPGA בזמן עיבוד בין מכ"ם ומעבד מצלמה לפני הטיס, מונחה על ידי לוח זמנים של תוכנה, בסופו של שימוש ב-ידי תוכנת הפעלה אוטומטית, כמו CDR.

מסקנה

הגדלת FPGAs עם מאיץ נתונים של AI לעיבוד נתונים בזמן אמת אינה תרופת פלאה עבור כל עומס עבודה, אבל בתחומים שבהם מיקרו שניות חומר וזרימי נתונים הם heterogeneous, זה מספק ביצועים כי שום אדריכלות בודדת לא יכול להתאים יותר. על ידי הצמדת תוכנית חד-משמעית, קביעת חזיתית של FPGA עם ה-Computerute של צפיפות GPU או מהנדסים אמיתיים, כמו גם כן, הם יכולים להיות יעיל יותר ויותר, כמו גם כן, כמו גם כלים מאובטחים, כמו גם כן, כמו גם כן, כמו גם כן, כמו גם יעיל יותר ויותר, כמו גם כן, כמו גם כן, כמו גם כלי חומרה, כי הם יעיל יותר ויותר, כמו גם כן, כי הם יעיל יותר ויותר, כמו גם כן, כדי להיות יעיל יותר, כדי להיות יעיל יותר, כדי להיות יעיל יותר ויותר, כמו גם כן, מערכת חומרת אבטחה, מערכת אבטחה, כמו גם כן, כמו גם כן, יעיל יותר, כמו גם כן, יעיל יותר, מערכת זמן, מערכת אבטחה, מערכת אבטחה, מערכת אבטחה, מערכת אבטחה, מערכת אבטחה, כמו גם כן, כמו גם כן, כמו גם כן, כדי להיות יעיל יותר ויותר, כמו גם כן, כמו גם כן, כדי להיות יעיל יותר ויותר, כי הם,