טכנולוגיית FPGA ב- Digital Oscilloscopes

מחסנית שער ייצוב (FPGAs) הם מכשירים למחצה בנוי סביב מריצה של בלוקים לוגיים הניתנים להגדרה המחוברת באמצעות חיבורים בין-מתוכנתים.בניגוד מיקרו-מעבדים המבצעים סטים קבועים של הוראות באופן שווה, מרק חומרה FPGA יכול להיות מעודכן מחדש כדי לבצע אלפי פעולות במקביל.מהנדסים לתאר מעגלים דיגיטליים הרצויים באמצעות תיאור חומרה כגון VL או מערכת ריאות, אשר ניתן לשלב ביעילות את דרישות השבבים הפיזיים של שבבים.

(מתאים אוקטילוסקופים, FPGAs משלב את המהירות הגולמית של מעגלים משולבים יישומים עם גמישות של מערכת לאחר-הביצוע של תוכנה.הלוגיקה הניתנת להגדרה ניתן לחלק לתוך מספר מנועי עיבוד עצמאיים ו-mdash; אחד טיפול ב-Ricial Gate, פרוטוקול ניהולי אחר, ניתוח ספקטרום ריצה שלישי ו-ALT2DValfating, כולל פתרונות פונקציונליים עם כל כך:

מאפיינים מרכזיים שהופכים את FPGAs הכרחי עבור כלי ביצועים גבוהים כוללים:

  • (FLT:0) מקבילות זמנית: 1000 פרוסות DSP ותאים לוגיים יכולים לפעול על ערוצי נתונים מרובים ומשימות עיבוד בו זמנית, הרבה מעבר ללוח של מעבד אותות דיגיטליים.
  • (FLT:0) Latency:FIRLT:1 כי פעולות ממפות ישירות נתיבי חומרה ייעודיים, עיכובים עיבוד הם קבועים וצפויים; חיוני עבור מיקום טריגר מדויק וניתוח הקשור לזמן.
  • (FLT:0) Reconfigurability: יצרנים 1FLT יכולים לפרוס אלגוריתמי מדידה חדשים, פעמוני פרוטוקול וניתוח שגרות באמצעות עדכוני קושחה, להאריך את החיים השימושיים של המכשיר ולהתאים לסטנדרטים מתפתחים.
  • (FLT:0) מקיפים Transceivers: ההרחבה המודרנית: PGAs תומכת באופן טבעי ב- Multi-gigabit Transceivers עבור מקיפים ישירות עם ADCs במהירות גבוהה באמצעות תקני JESD204B / C וממשקי זיכרון גבוהים.

שיפור ביצועים באמצעות FPGA אינטגרציה

תוך מינוף FPGA באופן יסודי משנה את פרדיגמת הרכישה. במקום הזרמת דגימות גלם ל- CPU מארח לעיבוד, ה-FPGA פועל כמנוע נתונים אינטליגנטי וניתוח הפועלים ישירות בנתיב האות.טרנספורמציה ארכיטקטונית זו מניבה שיפורים דרמטיים על פני ממדים מרובים של ביצועי כלי.

עיבוד נתונים מהיר בזמן אמת ו-Time Digital Signal

החזית של אוקטיוסקופ דיגיטלי מודרני עשויה לנסח אותות בשיעורים מעל 100 GS /s באמצעות מערך ADC מדבקים. Handling זה של נתונים דורש אדריכלות המסוגלת לקבל, שולחן, מיזוג, וצמצום זרם הדגימה ללא ירידה נקודה אחת. FPGAs יושב ישירות במורד הזרם של ADCs, ניהול הדגול, החל תיקון, ורווח אותות ® על פני COPC2, כדי להפיץ את הממשקים סטנדרטיים.

ברגע שהמידע נמצא בתוך הבד FPGA, צינורות עיבוד אותות דיגיטליים בזמן אמת משתלטים על. Polyphase filter בנקים מבצעים ניכוי כדי להתאים את שיעורי הדגימה תוך צמצום פריטים הקשורים ל-FIR ו- IIR מסננים לפצות על עומס, תגובה בתדר שטוח יותר, וחיסול מודולי FFT תואמים ספקטרום מתמשך על הנתונים החיים, המאפשר תמיד לייעל ספקטרום של ספקטרום של ספקטרום של 2D2xitexitexitexitexitecting, ללא FPD.

המונחים: waveform Math and Parametric Measurements

oscilloscopes compute מדידות מטאמטריות כגון זמן עלייה, אזור, תדירות, overshoot לאחר חקירה על המארח CPU, המוביל להאט את שיעורי העדכון וזמן מת משמעותי בין רכישות. עם אדריכלות מבוססת FPGA, המדידות אלה מחושבות בחומרה כמו זרם הנתונים לתוך הזיכרון של רכישה.

ניתוח מותאם אישית ומורכב

זרז Precision הוא הדופק של כל oscilloscope דיגיטלי.בעוד שטריקים קצה בסיסי להסתמך על קומפוטורים חומרה פשוטים, פרוטוקולים מהירים מודרניים וטכניקות מציאת תקלות דורשות מנגנוני זיהוי מתוחכמים הפועלים בקצב הדגימה המלא.מנוע FPGA יכול להיות מוגדר כמכונה מצב מהיר המסוגל להעריך הפרות מורכבות של מצב על כל מדגם.

בלוקים מבוססי חומרה המיושמים ב-FPGA כוללים:

  • (FLT:0) פרוטוקול Serial Protocol Decode:03F1) ,Harware Defcoders for I ²C, SPI, CAN XL, Mobile Ethernet, ו- MIPI D-PHY מעבדים את הרכישה על זבוב, ומספקים רשימות של חבילות הקשורות ל-Fair וחיפוש עם פרוטוקולים ללא עיבוד של lag.
  • ניתוח אינטגרטיביות:0 (Power Integrity Analysis:FLT:1 Algorithms for Moving Loss, Impedance profiling, and Safe התפעול ניתוח פועל ברציפות, עדכון נתונים סטטיסטיים כרכישות חדשות להתרחש.
  • (FLT:0)Jitter and Noiseהפרדה:FLT:1 במהירות אופי קישור סידורי דורש בניית דיאגרמות עיניים ועקוםי אמבטיה ממיליוני ביטים.ה-FPGA מבצע מעט התאוששות, החילוץ של השעון, ו Jitter jitter jitter, Defcompositionistic jitter, jitteristic, jitter, and intersymbolהתערבות בחומרה, ומספק תוצאות תוך שניות במקום דקות.

תוצאות משופרות ו-Bandwidth באמצעות עיבוד דיגיטלי

החלטה ADC פיזית מוגבלת על ידי רעש ותהליכים למחצה גיאומטריה. פוסט-מעבדה דיגיטלית המיושמת ב FPGA יכול להגדיל באופן משמעותי את מספר יעיל של ביטים על ידי יישום טכניקות oversampling וסינון. An FPGA יכול ליישם אותות עתירי ברזולוציה גבוהה יותר כי שיעור מדגם עודף מסחר עבור פתרון משופר.

הגדלת בנדוויד באמצעות עיבוד אותות דיגיטליים שווה פיצוי עבור ה- FPGA הבלתי נמנע מרכיבים אנלוגיים חזיתיים ובדיקות. על ידי יישום בזמן אמת דה-מטבעת ופילטר ערוץ הפוך ב FPGA, יצרנים יכולים להרחיב את רוחב הפס שטוח של אוקטלופ הרבה מעבר לנקודה 3B של החומרה. גישה זו חיונית להשגת רוחב פס מעבר ל -100 GHz בטווח גבוה, כמו מקבילות דיגיטלית לחלוטין.

יישומים אמיתיים והטבות למדידה

יצרנים של אוקטילוסקופ משולבים עמוק אדריכלות FPGA על פני קווי המוצר שלהם, מ oscilloscopes עם דגל בזמן אמת מכשירים. TEronix משתמשת ASICs מותאם אישית ו FPGAs ב שלה (FLT:06 סדרה MSOFLT:1 כדי לאפשר תצורה גמישה וניתוח חומרה לבצע פעולות עצמאיות עם ספקטרום של ספקטרום של תאים דיגיטליים עבור RDR-RDR-RDRDRRADRRADRRADLODS.

Teledyne LeCroy's WavePro HD ו- LabMaster 10 Zi-A לנצל את טכנולוגיית רשת FPGA כדי לאפשר רכישת פלח מהיר ואת ההטמריצה שלו, חיוני ללכידת דופקי לייזר נדירים או תזמון לסירוגין ג'ייטר בניסויים עתירי פיזיקה באנרגיה גבוהה.הסדרה של Keysight's UXR-B UX ליישם ניתוח ספקטרום בזמן אמתי מותאם אישית ב-FPGAs כדי לספק ניתוח רחב על פני רוחב פס רחב, לכידת אירועים מסורתיים לחלוטין.

התשלום המעשי למהנדסים העובדים במחקר, אימות התכנון ובדיקת הייצור הוא משמעותי:

  • (FLT:0) מיושמת Dead Time:FLT:1, כי הנתונים של תהליכי FPGA באופן קבוע במקום לחכות ל- CPU מארח למחזורי עיבוד, היקף תופס גשמים ואנומליות המתרחשות פעם ב מיליארד מחזורים.
  • (FLT:0) בדיקה אוטומטית של Compliance Testing:03:Estph:1) סוויטות בדיקה אוטומטיות עבור סטנדרטים סידוריים מהירים במהירות גבוהה כגון PCIe 6.0, USB 3.2, ו- DDR5 לרוץ בעיקר בחומרה, צמצום רצף מבחן של 30 דקות רק כמה שניות תוך שיפור יכולת החזרה.
  • (FLT:0) אמון מדידה גבוהה: FLT:1 [ההההתעלמות] בזמן אמת, מדידות סטטיסטיות ובדיקות מסיכה שננקטו ישירות על נתוני רכישה ברזולוציה מלאה מספקים תוצאות אמינות ללא הסתמכות על דגימות מחוספסות או מעובדות שעשויות להסתיר חריגות קריטיות.
  • (FLT:0) ,Exaptable Investmenteur:FLT:1 ככל שתקני המבחן מתפתחים, עדכון קושחה שניתן להתקין שדה יכול להוסיף תמיכה בפרוטוקולים חדשים, אלגוריתמי מדידה או מצבי עיבוד, הגנה על ההשקעה הון ולהגדיל את החיים השימושיים של המכשיר לאורך שנים.

הערכת FPGA-Driven Oscilloscope Specifications

כאשר השוואת FPGA-enhanced oscilloscopes, מהנדסים צריכים להתמקד במספר מפרטים מרכזיים המשקפים ישירות את יעילות האצה החומרה ולא רק את קצב הדגימה של ADC הגולמי. Waveform לכידת קצב, נמדדת בגלימות לשנייה, הוא אינדיקטור ראשוני של יעילות עיבוד FPGA FPGA , עם צינורות FPGA מעוצבים היטב יכול להשיג עלייה של 1 מיליון גלים לשנייה, עם ירידה של זמן נדיר, 000, 000, 000, 000 לכידת פחות הסתברות גבוהה יותר, 000 זמן קצר יותר, 000 יעיל יותר, 000 לכידת לכידת קיבולת ירידה רזולוציה גבוהה יותר קיבולת ירידה של לכידת .

שיפור ENOB באמצעות סינון DSP הוא מדד קריטי נוסף. A היקף שיכול ביעילות להגדיל את ההחלטה היעילה שלה על ידי 2-3 ביטים באמצעות FPGA מבוסס averaging וסינון מספק הדמיה אות מעולה מבלי לדרוש ADC יקר יותר.מספר המדידות בזמן אמת במקביל פונקציות מתמטיות שיכול לפעול ללא להאט את קצב הרכישה הוא גם השתקפות ישירה של הקצאת משאבים FPGA עם קופים ייעודיים, יכול להפעיל מדידות מתמטיות של ניתוח מלא של דגימות.

אתגרים בעיצוב מבוסס FPGA-based Oscilloscope

למרות היתרונות ברורים של ביצועים, הטמעת FPGA ב oscilloscope דיגיטלי מציגה אתגרים הנדסיים משמעותיים שיש לטפל בהם כדי לממש מכשירים אמינים, יעילים.

עיצוב מורכבות ופיתוח המשרד

יצירת קושחה FPGA מטפלת בזרימי נתונים רב-גביט עם תזמון ⁇ סטי דורש מומחיות עמוקה בעיצוב דיגיטלי מהיר במהירות גבוהה, מעבר לתחום השעון, וניהול אות.העיצוב חייב לשלב באופן חלק ממשקים ל-JESD204B ADCs, צוותים בעלי פרופיל גבוה הדורשים מעבדים מעבדים ייחודיים של מעבדי זיכרון משולבים, וקישורים באמצעות PCI Express Gen 4 או 5mash; כל זאת תוך שמירה על יעילות קפדנית של מערכת הפעלה זו בדרך כלל יכולה לעתים קרובות לנתח את הלוגיקה משולבת של מערכת הפעלה.

« טרנדים ומכניים

FPGAs ייצור כוח עיבוד רציני יכול להתפזר 50 וואט או יותר בתוך כאסאסאסה קומפקטית שנועד לשבת על ספסל או צריף. ניהול חום ללא יצירת רעש זרימת אוויר שמפריע מעגלים אנלוגיים רגישים או מדידות אקוסטיות הוא אתגר מכני מורכב. אקטיבי קירור מעריצים יכול להציג רטט המשפיע על חזית רגישה, ולכן מעצבים חייבים איזון קפדני, אסטרטגיה קירור, ופתרונות קירור מתקדמים, כולל צינורות קירור, לעתים קרובות, כולל פתרונות קירור תאים יציבים.

מחיר ואדם סקיל

Top-tier SoC FPGAs עם מהירויות מהירות גבוהה הם מרכיבים יקרים, לפעמים המייצג חלק משמעותי של החוק הכולל של חומרים עבור oscilloscope. עבור מכשירים נמוכים יותר, את ההשפעה עלות יכול להיות אסרטיבי, מכריח יצרנים לעשות התאמות זהירות בין יכולת FPGA ונקודת מחיר. FPGA דורש שילוב יקר של מיומנויות & mashed; הנדסה, תיאוריה דיגיטלית, 000 יכול להיות ניסיון תחרותית, 000 כדי לשמור על תכונות מורכבות ניסיון.

מגמות מתפתחות וכיוונים עתידיים

היחסים בין FPGAs לבין אוקטילוסקופים דיגיטליים ממשיכים להתפתח במהירות, עם כמה מגמות מפתח שנועדו להגדיר מחדש את היכולות של מכשירים הדור הבא.

שילוב למידת מכונות לניתוח חכם

PGAs משלב בלוקים חד-משמעיים ו- DSP מותאמים ל- matrix Multiplication תפעול.זה מאפשר לרשתות עצביות קלות משקלות להיות מוטבעות ישירות לתוך נתיב הרכישה של אוקטלופ. A טווח יכול באופן אוטומטי לסווג סוגים של זיהוי אותות, לחזות שגיאות פוטנציאליות המבוססות על הפרות זמן של מודעות, או להתאים אסטרטגיות באמצעות חיזוק למידה ו-mashed; עם יכולת ניתוח תת-חמצני של ניתוח אמיתי.

מבחן וענן קישוריות

ככל שסביבות הבדיקה הופכות מבוזרות ברחבי מרכזי עיצוב ויצרניות חוזים, oscilloscopes מופעלות על ידי FPGA יכול להקדים נתונים באופן מקומי ולהעביר רק מדדים רלוונטיים, פלחי גל דחוסים, או אירועים aomalous לענן.זה מקטין את דרישות רוחב הפס של רשת תוך שמירה על כיסוי בדיקה מקיף. משולב עם מעבדי יישומים ARM פועל לינוקס, SoCPG מאפשר phos hydroxascpexicial כדי לבצע את הפונקציה בדיקה מרחוק כדי רצף של לוחמת הפעלה של לוחמת נתונים.

שילוב heterogeneous ו- Advanced Packaging

ספקי FPGA דוחפים לשילוב פונקציות אנלוגיות ודיגיטליות בתוך חבילה אחת באמצעות טכנולוגיות מתקדמות 3D-IC. בעוד ביצועים גבוהים ADCs ו- FPGAs בעיקר מתגוררים כיום על שבבים נפרדים, טכנולוגיות כגון סיליקון סיליקון מחסנית של AMD ו- EMIB של אינטל מקלקלות גבולות רטיקול, ומאפשרות קישוריות חד-זמנית מסיבית בין ממירפי נתונים ולוגיקה צפופה.

קוד פתוח-מקור IPGA עבור עיצוב מותאם אישית

מערכת אקולוגית גוברת של קוד פתוח קוד פתוח של ליבות קניין רוחני ו-mdash; כולל מנועי FFT, CORDIC רוטטורים, דיגיטלית מטה-מחוסנים, ופרוטוקול decoders & mdash; הוא מוריד את מחסום הכניסה לתכנון כלי מותאם אישית.Repositories כגון שדות הדמיה אוטומטיים:0 OpenCoresFLT:1 ופרויקטים מונעים הקהילה לאפשר לחברות קטנות יותר ולפתח שיטות מחקר כדי למנוע הדבקה סטנדרטיות של מערכות הדמיה לא יכולות למנוע מותאמות אישית של כלי לוגיות לטכנולוגיות.

מסקנה

השילוב של טכנולוגיית FPGA עם אוקטיוסקופים דיגיטליים מייצג שינוי מהותי של כלי שרק דיגיטציה ומציג גלפורים אחד שפועל כשותף ניתוח פעיל, אינטליגנטי.על ידי הצבת חומרה חד פעמית מסיבית ישירות בנקודה של רכישת, מהנדסים יכולים לחסל את הזמן המואץ של ארכיטקטורות מחשבתית מתקדמת לחלוטין, וליישם צינורות עיבוד אותות בזמן אמתי בזמן אמת, ולשמור על קצב עם מהירות גבוהה יותר של 5GGA, כולל אתגרים מתקדמים לחלוטין, כולל יעילות של ניהול מחשב ניידת, כולל יעילות לחלוטין, כולל יעילות לחלוטין, 000 אבטחה מתקדמת לחלוטין, כולל יעילות מחשב ניידת אבטחה מתקדמת, כולל תכונות מחשבתית, כולל יעילות לחלוטין, 000.