שימוש ב-OOO Amps במעגלי Active Integrator עבור Signal Envel Detection

מגברי תפעול (Op Amps) הם בין אבני הבניין הגמישים ביותר באלקטרוניקה אנלוגית, המאפשר מגוון עצום של משימות מיזוג אותות. 1 יישום חזק במיוחד הוא השימוש שלהם במעגלים פעיל integrator עבור זיהוי מעטפה אותות. Envelope זיהוי - גילוי של amplitude Modulation מסימן נושא - הוא בסיסי במערכות תקשורת, כלי, עיבוד אודיו כאשר הוא מיושם עם מעבד פעיל, בדיקה מהירה, תהליך בקרה, עיבוד של זמן, עיבוד.

הבנה של Active Integrator Circuits

(ב) ,האדריכלות הפעילה מופיעה פעולה מתמטית של אינטגרציה על אות מתח קלט (האדריכלות הקלאסית משתמשת במגבר תפעולי, מתנגד (R), וכובע (C) המחובר בנתיב משוב (FLT:0Vreaph1inFLT:2FLT 3) מוחל באמצעות התנגדות למנוע את המתח הלא-מקלט: 7.

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

[היחסים האידיאליים האלה הם כאשר ה- mp הוא אידיאלי – רווח כספי, תנופה אינסופית, אפס פלט תפוקה, ורוחב פס אינסופי. בפועל, התנהגותו של אינגרטור עוצבה על ידי הלא-הידיים של ה-Amp, כולל זיהוי הרווח הסופי מספיק גבוה (GBW), זרמי קלט, מגבלות מהירות, ויציאה מהמתח ה-RC (Fte) יש להגיב במהירות גבוהה יותר להפחתה מהירה יותר, אך ורק לאחר מכן, אך ורק לאחר מכן, לאחר מכן, קידוד 1.

תגובה מהירה של Integrator Active

(ה) ל[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]] [[[[1966]]]]]]]] [[[[1966]]]]]] [[[[1924]]]]]]]]]]]]]]]]]]]]]] [[[[1924]]]]]] [[[[1924]]]]]]]]]] [[[[[[1924]]]]

גילוי: עקרונות ושיטות

גילוי Envelope מפיץ את המעטפת האט-varing amplitude (AM) מנושא גבוה קידוד.בסימן AM, המידע מקודד ב amplitude של המוביל. הגלאי הפשוט ביותר הוא דיודה ואחריו מסנן גילוי נמוך (גלאי השיא הקלאסי) עם זאת, גישה פסיבית זו סובלת ממתח דיוודה ( ⁇ 0.7 עבור סיליקון), חוסר בהירות, חוסר נוחות ורווחה של דינמית על ידי גלאי דינמיקה גבוהה.

גלאי קטן פעיל בתוך tegrator עובד בדרך כלל על ידי תיקון אות קלט הראשון (באמצעות שלב מדויק retifier) ולאחר מכן שילוב של גלפורציה מהדהדת.זמן של אינגרטור נבחר כך תדירות המוביל הוא שקוע במידה רבה כאשר תדרי המודולציה של המעטפה מועברים.הפלט לאחר מכן עוקב אחר המעטפה עם נאמנות גבוהה.

השוואה עם טכניקות זיהוי אחרות

• (ב) ⁇ ⁇ ⁇ :0 (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) (ב[[1924]]: [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]
• (FLT:0) גלאי המעטפה המוסמכים: אנדרל 1 (FLT:1) שימושי עבור מגוון דינמי רחב, אך מוסיף עיוות לוגיסטי ודיוק נמוך יותר עבור מעטפות קטנות.
• (FLT:0) גלאי אינגרטור: FIRLT:1 משלב את הפשטות של גלאי שיא עם הליניאריות ורווח של אומגה אמפ. בקלות באמצעות קבוע זמן ה-RC, ויכול להיות חלק משרשרת עיבוד אנלוגית גדולה יותר.

תגיות: Op Amp- Based Envelope Detectors

תכנון גלאי קטן חזק בתוך אינטגרטור דורש בחירה של רכיב זהירה ופרמטר מסחר-offs. להלן אנו דנים בהיבטים קריטיים:

אופוס Amp Selection

• (FLT:0)Gain-Bandwidth Product (GBWir): 1 ל-Amp יש מספיק רוחב פס כדי להתמודד עם תדירות נושאת ללא פיגור של שלב מוגזם. עבור תדירות נושאת של 1 MHz, GBW של לפחות 10-20 MHz מומלץ (למשל, LMH6624 או OPA8 בתדר גבוה יותר 47).
• (ב) [17] (ב) ,ב) ,ב[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]]]]]]]], [[1924]]]], [[1924]]]]]]]]]]]], [[1924]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]
• (FLT:0) Input Bias הנוכחי:FLT:1 לנטייה נמוכה נוכחית (FET-input ⁇ s like the OPA134 או TLE2027) מצמצם את שגיאות ה-DC, אשר יכולות להשתלב ולגרום לפלט.
• (FLT:0) Input Offset Voltage:FLT:1 נמוך (למשל, ⁇ 1 mV) מונע את ההטגרטור מ- Ieturating בשל שגיאות מצטברות של DC. Auto-zero , t אפס , לדוגמה, LTC2057) הם אידיאליים עבור יישומים מדויקים.

RC Time Constant Selection

זמן ההקדמה של ה-FLT:0 ⁇ = RCFLT:1 מגדיר את תדירות הפינית שבה הרווח טיפות על ידי 3 dB יחסית לרווח נמוך (בתוספת הדליפה) או היכן מתחיל האינטגרציה (במבוא טהור) עבור גילוי המעטפה, FLT:2 ⁇ FLT 3: 3 חייב לספק שתי דרישות סותרות:

• (ה) יש צורך בקטן מספיק כדי לאפשר את הפלט לעלות ולרדת במהירות בתגובה לשינויים קטנים יותר (התדירות הגבוהה ביותר של המודולציה:0fcioFLT:1m(max)FLT:2reaFLT 3) צריכה להיות נמוכה יותר מאשר תדירות הניתוק של הטור: FLT:4fph:5m(max) LT:6FLT:6 7-7FLT 7.
• (ה) יש צורך ב[[המאה ה-20]] ב[[1924]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]

(ב) ב[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]

שלב הפחתת אחריות

לפני האינטגרציה, אות קלט חייב להיות retified. a דיוק retifier באמצעות amp (למשל, תצורה סופרדיודה) מסיר את סף דיוודה ומספק תיקון ליניארי למטה לרמות מיקרו-וולטר.האות ה-retified מוזן אז לתוך integrator. Both half-wave ו-Gold-wave-Gre-ph המלא ניתן להשתמש; מלא מספק כפול גלימה מהדהדת ולהפחית את האינטגרציה, לאחר פשטות.

רעש ודחיפות

אינטגרטור Active Integrators רגישים מטבעו לרעש, במיוחד בתדרים נמוכים (1/f רעש) צפיפות הרעש של פומפ צריכה להיות נמוכה ככל האפשר (< 10 nV / ⁇ ) עבור מיצוי מעטפה נקייה.בנוסף, רעש תרמי מן המתנגדים תורמים לרעש הפלט; באמצעות מתנגדים גדולים יותר (למשל, 100 k ⁇ ומעלה) יכול להגביר את הרעש, כך עם איזון עם גודל μF חייב להתאים את הגישה הרצויה ל- 10 קפיטור.

DC מ- mp יהיה משולב ובסופו של דבר ליישב את הפלט.כדי לצמצם את זה, ניתן להוסיף התנגדות משוב (לעשות אותו אינגרטור דליף) או להשתמש ב-Amp אוטומטי אפס.בנוסף, מעגל מתבטל עשוי להיות מועסק בעיצובים גבוהים.

דוגמה מעשית

שקול עיצוב לגילוי המעטפה של אות AM עם תדירות נושאת של 1 MHz ותדירות מודולציה מקסימלית של 5 kHz.האות amplitude נע בין 10 mV ל 1 V שיא עד פסגות V.

ערכים משותפים

• אופוס Amp: OPA847 (GBW= 3.9 GHz, שיעור סלואו = 950 V / מיקרו, רעש מתח קלט = 0.85 nV / ⁇ Hz).
• שלב מהדהד: נציין חצי גלי באמצעות דיוודה שאטקי (BAT54) ואמפ מהיר (למשל, OPA690).
• Integrator capacitor C = 0.1 μF (ceramic או פוליפרופילן עבור ספיגה דיאלקטרית נמוכה).
• Integrator התנגדות R = 1 k ⁇ (עבור נתיב אינטגרציה קלט) זה נותן זמן קבוע ⁇ = 0.1 ms, פינת תדר הרץ 1.6 kHz. זה ירחיב את נושאת 1 MHz על ידי בערך 56 dB (מדרון אינטגרציה אידיאלי) בעוד עובר תדרי Modulation עד 1.6Hz.עבור מודולציה עד 5 kHz, זמן קבוע יותר נדרש; להסתגל ל- Cμ=0= kulation= k.
• התנגדות ל-R f = 100 k ⁇ במקביל ל- C כדי להפוך אותו ל-Autogrator דליפה.זה נותן רווח נמוך של R f / R = 100, ואת זמן הדעיכה קבוע ⁇ decay = R f C= 3.3 ms (עבור קבוצה שנייה של ערכים).

המונחים:

1. Input AC הפיכה (למשל, 0.1 מיקרוF capacitor בסדרה) כדי לחסום כל DC מהתפרצות מהשלב הקודם.
2. תיקון מוקדם: הקלט מתחלק לשני נתיבים – אחד ישיר, אחד לא מוגן – ולאחר מכן משולב באמצעות דיודות כדי לייצר אות מלא גרף גלי.זה אות מאומת הוא מבולבל ולאחר מכן מוזן לתוך אינגרה.
3. Active Integrator: האות המודע נכנס לקלט המופנם באמצעות R. הפלט נלקח לאחר רשת משוב של C ו R f. כדי למנוע oscillation, להבטיח את ה- mp לפצות על יציבות אחדות-גאין (רובם) אם לא, להוסיף קפיטל קטן (fewF) על פני R f כדי לגלגל את העלייה בתדרים הגבוהים.
4. מסנן פאסיבי נמוך RC (למשל, R= 100 ⁇ , C= 0.47 μF) ניתן להוסיף לאחר ה- integrator כדי להסיר כל נושא חיסל.

כוח אספקה ו-Basing

ה-Amp צריך להיות מופעל עם אספקה מפוצלת (±5 V או ±12 V) כדי לאפשר הן טיפות חיוביות ושליליות פלט נדנדה. פעולה חד-פעמית אפשרי אם האות מוטה לחצי מתח האספקה, אבל אספקת פיצול לפשט את העיצוב.ouple כל סיכה אספקה עם 0.1 μF capacitors להציב קרוב ככל האפשר ל- IC.

יישומים והטבות

גלאי המעטפה Active Integrator מוצאים את השימוש במגוון רחב של מערכות:

• (FLT:0)AM רדיו מקבלי: 1FLT:1 ב superheterodyne ו מקלטי המרה הישירים, הגלאי הקטן יכול להיות מיושם עם אינגרטור פעיל לספק לינאריות גבוהה יותר רגישות מאשר גלאי דיוודה פשוט.זה גם מאפשר שליטה אוטומטית (AGC) אינטגרציה.
• (FLT:0) ציוד מבחן תקשורת: 1FLT גנרטורים אותות, מנתחי ספקטרום וניתוח מודולציה משתמשים גלאי מעטפה כדי למדוד עומק AM, כוח נושא, ומאפיינים מודולציה.
• (FLT:0) עיבוד:0;FLT:1 קומפרסים, מגבילים ותומכי המעטפות לסנתזנים לעתים קרובות מסתמכים על גילוי המעטפה מבוסס אינגרהטור כדי לשלוט בדינמיקה של רווח.
• (ב) [15] ב-[[1924]] וב[[1924]]]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]] ו[[1924]]]], [[1924]]]]]], [[1924]]]]]]]]

היתרונות של שימוש ב-Amp-based integrator פעיל על פני שיטות פסיביות כוללים:

• תגובה קואר על טווח רחב של אמפולדה (מילימטרים לתנוכים).
• קבוע זמן מתואם באמצעות בחירת ה-RC, המאפשר כוונון עדין של התקפה ודעיכה.
• תנוחה גבוהה, צמצום טעינה על שלבים קודמים.
• ניתן להוסיף את אותה שלב (על ידי הגדרת יחס התנגדות לשילוב).
• קל מאוד קשק עם בלוקים אנלוגיים אחרים (מסננים, קומפורים, ADCs).

נושאים מתקדמים ושיפורים

Integrator Envelope Detectors

באמצעות מיקרוסקופים דיגיטליים או טכניקות של החלפת-capacitor, ניתן לבצע קבוע זמן ה-RC.זה מאפשר לגלאי המעטפה להסתגל לתאריות ספקים שונים או לקצבי מודולציה תחת שליטה מיקרו-בקר.לדוגמה, מד"מ דיגיטלי (למשל, AD5292) יכול להחליף את התנגדות האינטגרציה, ומערך של קפקאטורים ניתן לבחור באמצעות מתגים אנלוגיים.

שילוב עם Peak Detection

ביישומים מסוימים, רצוי לזהות הן את השיאים החיוביים והשליליים של המעטפה. מעגל כפול אינגרהטור, אחד עבור נדנדה חיובית ואחד שלילי, יכול לייצר פלט מעטפה גלית מלאה. לחלופין, מתקן גלי מלא ואחריו אינגרה בודדת הוא פשוט יותר ולעתים קרובות מספיק.

טכניקות אופטימיזציה

עבור אותות נמוכים מאוד (מיקרווולטים), הרעש שתרמו על ידי האמפ ומתנגדים שולטים.שימוש במגפת עוקץ נמוכה כמו ה-FLT:0ADA4898030503FLT:1 ובחירת ערכים מנוגדים ככל האפשר (למשל, 100 ⁇ עבור נוגדן החרס) מקטין את רעש ג'ונסון, התנגדות נמוכה דורשת שמירה על אותו זמן (Ferati) כדי לשמור על גודל קבוע של 10 קפיר (F).

קישורים חיצוניים לקריאה נוספת

להבנה עמוקה יותר, לשקול את המשאבים הבאים:

• (ב) עיין ב-[[1924]]: [[1924]]]]
• (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) ◄ [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• [[1924]]]]]] [[1924]]]]]]]]]]

מסקנה

מעגלים Active Integrator באמצעות מגבר תפעולי מספקים שיטה עוצמתית וגמישה לגילוי המעטפה בעיבוד אותות אנלוגיים.על ידי ניצול הרווח הגבוה, ליניאריות, והגדרה של ps, מהנדסים יכולים לעצב גלאיים כי החוצה מעגלי מיצוי פסיביים במושגים של טווח דינמי, דיוק, והתאמה מוצלחת יישום דורש שיקול זהה של מפרט, זמן קבוע של אימון, אודינרציה יעילה, עדיין בטווח של רדיו רחב, או רדיו, או רדיו.