Table of Contents

הבנה של הדיוויזיה השימוש ב Counters: מדריך מקיף

חלוקת תדירות באמצעות ניגודים היא טכניקה בסיסית באלקטרוניקה דיגיטלית המאפשרת למהנדסים ומעצבים לייצר אותות תדר נמוך יותר ממקורות תדר גבוה יותר.תהליך זה חיוני באינספור יישומים, מ שעונים דיגיטליים ועד מעבדים ומערכות תקשורת. על ידי ספירת הדופקים באופן שיטתי לייצר אותות פלט במרווחים שנקבעו מראש, הדלפק משמש כדיבידנדים עקביים שיוצרים של מעגלים דיגיטליים מודרניים.

בין אם אתה מעצב ממצמץ LED פשוט או מעבד תדירות מסונתז, להבין כיצד לחשב וליישם חלוקת תדר באמצעות ניגודים הוא חיוני.מדריך מקיף זה ילך לך דרך תהליך חישוב שלב אחר שלב, לחקור סוגים שונים של נגד, לבחון יישומים מעשיים ולספק דוגמאות מפורטות כדי לעזור לך לשלוט מושג אלקטרוניקה דיגיטלי חיוני זה.

מה הם נגד אלקטרוניקה דיגיטלית?

דלפק הוא מעגל לוגיקה עצום שיכול לצבור את מספר הדופקים קלט.המכשירים הדיגיטליים האלה בנויים מפספיפות ושערי לוגיקה, עובד יחד כדי לעקוב אחר אירועים וליצור תבניות פלט ספציפיות. ניתן להשתמש לא רק כדי לספור את מספר הדופק של השעון, אלא גם לבצע משימות שונות כגון חלוקת תדר, תזמון, דור של תקדימים מדויקים ורכבות, ואפילו שבץ מספר.

בליבתם, הדלפקים פועלים על ידי שינוי מצב עם כל דופק קלט, לאחר רצף שנקבע מראש.הטבע בינארי של מעגלים דיגיטליים פירושו כי נגד התקדמות בדרך כלל באמצעות מדינות בינאריות, אם כי הם יכולים להיות נועדו לעקוב אחר כל רצף ספירה הנדרש ליישום ספציפי.

תפקיד Flip-Flops במבצע נגד

Flip-flops הם אבני הבניין היסודיים של ניגודים.מכשירים דו-צדדיים אלה יכולים לשמור על אחד משתי מדינות יציבות ולשנות ביניהן בהתבסס על אותות קלט.כאשר נקבעו כראוי, טבלאות יכול לנפץ את מצב התפוקה שלהם עם כל דופק שעון, ביעילות חלוקת תדירות קלט על ידי שניים.

מושג היסוד של חטיבת תדירות

חלוקת תדירות היא תהליך של צמצום תדירות האות תקופתי על ידי גורם ספציפי.כאשר נוגד משמש לחטיבת תדר, הוא נחשב מספר שנקבע מראש של הדופק לפני יצירת דופק פלט. הדופק זה מתרחש בתדר נמוך יותר מאשר הקלט, עם יחס החלוקה נקבע על ידי תצורת הנגד.

על ידי "הזנת בחזרה" הפלט מ- Q לטרמינל הקלט, הדופקים של הפלט ב- Q יש תדר שהם בדיוק חצי אחד של תדירות השעון קלט, הפקת חטיבת תדירות כפי שהוא עכשיו מחלק את תדירות הקלט על ידי גורם של שני.זה ניתוח בין-ידי-שני הוא הצורה הפשוטה ביותר של חלוקת תדר ומשמש כבסיס ליחסי חלוקה מורכבים יותר.

כיצד פועלת הדיוויזיה

[ה] תהליך חלוקת התדירות הוא עיקרון פשוט: עבור כל הדופק של N, הדלפק מייצר דופק אחד.זה אומר שאם יש לך תדירות קלט של fcioFLT:0incioFLT:1 ואתה רוצה לחלק אותו על ידי N, הדלפק חייב לספור את הדופק N לפני תיקון ומניעת פלט.

עבור חלוקת כוח-of-2 Integer, ניתן להשתמש בדלפק בינארי פשוט, שעון על ידי אות קלט.התפוקה הפחות-משמעותית קצת משתנה ב 1/2 שיעור שעון הקלט, החלק הבא ב 1/4 השיעור, החלק השלישי בגובה 1/8 השיעור, וכו 'אפקט קלקול זה הופך את הנגד בינארי יעיל במיוחד עבור יישומי חלוקה.

שלב-בי-צעד קלקולציה של חטיבת תדירות

חלוקת תדירות חישוב באמצעות ניגודים כוללת גישה שיטתית המבטיחה תוצאות מדויקות.עקוב אחר השלבים המפורטים הללו כדי לקבוע את תדירות התפוקה עבור כל מפיץ תדר מבוסס-נגד:

שלב 1: זיהוי תדירות Input

הצעד הראשון בכל חישוב חלוקת תדר הוא לקבוע את תדירות אות הקלט שלך.ערך זה, מלוטש כ- figph:0incioFLT:1, מייצג את מספר המחזורים לשנייה (Hertz) של האות שאתה רוצה לחלק. תדרי Input יכולים לנוע בין כמה הרץ למספר ג'יגההרץ, בהתאם ליישום שלך.

לדוגמה, אם אתה עובד עם מיקרובקר שיש לו 16 מהרץ קריסטל אווסצילטור, תדירות הקלט שלך תהיה 16 000 הרץ.תמיד להביע את התדר שלך באותן יחידות (בדרך כלל הרץ) כדי למנוע שגיאות חישוב.

שלב 2: קביעת הדיוויזיה Ratio (ערך מדינה)

יחס החלוקה, המיוצג על ידי N, הוא מספר הדופק חייב לספור לפני הפקת דופק פלט.ערך זה קובע כמה תדירות הקלט יהיה מופחת. בחירת N תלויה תדירות הפלט הרצוי שלך ואת סוג של ניגוד אתה משתמש.

עבור ניגודים בינאריים באמצעות צפיפות בשקייד, N הוא בדרך כלל כוח של 2 (2, 4, 8, 16, 32 וכו '), עם עיצובים יותר מתוחכם נגד, אתה יכול להשיג כל יחס חלוקת integer.עבור זה אנחנו מעצבים נגד Modn, כך כי כאשר הספירה מגיעה "n", הדלפק הוא לאפס.

שלב 3: החל את חטיבת Frequency Division Formula

לאחר שזיהית הן את תדירות הקלט ואת יחס החלוקה, אתה יכול לחשב את תדירות התפוקה באמצעות הנוסחה הבסיסית של חלוקת תדר:

(ב) ויקרא י"ד:2 ויקרא י"ד: ויקרא י"ד:

איפה:

  • חליל:0 (ב) , כפל התפוקה ב- Hz
  • ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • N הוא יחס חלוקת (מספר הסעיפים)

נוסחה זו היא אוניברסלית ומתחוללת על כל סוגי הדיבידנדים של תדירות, בין אם הם משתמשים בדלפק בינארי פשוט או יותר תצורה מורכבת של Modulo-N.

שלב 4: לבדוק את התוצאות

לאחר חישוב תדירות התפוקה, חשוב לוודא כי התוצאה עונה לדרישות העיצוב שלך.בדוק כי תדירות התפוקה נופל בטווח המקובל עבור היישום שלך וכי יחס החלוקה הוא אמין עם תצורת הנגד שבחרת.

שקול גורמים כגון תדירות התפעול המקסימלי של רכיבי הנגד שלך, עיכובים propagation וכל מגבלות תזמון במעגל שלך.אם תדירות התפוקה מחושבת אינה עונה לצרכים שלך, ייתכן שתצטרך להתאים את תדירות הקלט או את יחס החלוקה.

דוגמאות מעשיות של חטיבת תדירות קלוריות

דוגמה: Simple Divide-by-1000 Counter

בואו לעבוד באמצעות דוגמה מעשית, נניח שיש לך תדירות קלט של 1 MHz (1 000 הרץ) ואתה צריך ליצור 1 kHz (1,000 הרץ) אות פלט עבור יישום תזמון.

(ב) ויקרא י"ד:

  • ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(ב) ⁇ :0) 1 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

N= figtureFLT:0 (בלטינית: ⁇ ) ; ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

(ב) 2 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

זה מאשר כי נוגד להגדיר לספור 1,000 פעימות קלט לפני הפקת דופק פלט יחלק בהצלחה את אות קלט 1 MHz עד 1 kHz.

דוגמה 2: Binary Counter Cascade

שקול תרחיש שבו אתה צריך לחלק אות שעון 32 MHz על ידי 256 כדי ליצור תפוקה 125 kHz.

(ב) ויקרא י"ד:

  • ⁇ 0 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • N=256 (אשר שווה 203FLT:0)

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

מאחר ש-256 הוא כוח של 2, ניתן ליישם את החלוקה הזו באמצעות 8 צפיפות בשקד. על ידי סקאלינג יחד יותר D-type או toggle Flip-Flops, אנו יכולים לייצר דיבידנד-by-2, דיבידנד-by-4, דיבידנד-by-8, וכו 'עיגול שיחלק את תדירות הקלט ב 2, 4 או 8 פעמים, למעשה כל ערך לעוצמה של 2, אנחנו רוצים מעגל.

דוגמה: עשור של יישום

עשרות ניגודים משמשים בדרך כלל בשעון דיגיטלי ומכשירי מדידה בתדרים. בואו לחשב את תדירות התפוקה בעת שימוש בדלפק עשור (divide-by-10) עם קלט של 10 MHz.

(ב) ויקרא י"ד:

  • ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • N=10

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

לב מעגל הדיבידנד התדירות הוא 7490 שנים ניגודים ב cascade. Input תדירות 10 MHz מופחת ל 1Mz דרך 1Hz באמצעות 1 מ"ר באמצעות 7 עשורים נגד, על ידי חיפוי של מספר עשורים, אתה יכול להשיג יחסי חלוקה של 10, 100, 1000, וכן הלאה.

סוגי ה Counters for Frequency Division

סוגים שונים של ניגודים מציעים יתרונות שונים ואת העסקאות עבור יישומי חלוקת תדירות.הבנת ההבדלים האלה עוזר לך לבחור את הסוג הנגדי המתאים ביותר עבור דרישות ספציפיות שלך.

Asynchronous (Ripple) Counters

נוגד אנכרוני, הידוע גם בשם Ripple Counter, הוא סוג של ניגוד שבו כל ספין-אפ מופעל על ידי הפלט של הקודם, לא על ידי אות שעון משותף.זה מביא עיכוב כמו כל ספין-אפ משנה את המדינה ברצף, יצירת אפקט "משולש".

(ב) ⁇ (ב) ⁇ ⁇ ⁇

  • עיצוב פשוט יותר: ניגודים סינכרוניים קלים לתכנון כי הם לא צריכים אות שעון אחד עבור כל הירכיים.כל ספין-אפ מופעל על ידי הקודם.
  • צריכת חשמל נמוכה: מאחר שהפספוחיות משתנות אחת בכל פעם, היא משתמשת בפחות כוח מאשר ניגודים סינכרוניים, הדורשים את כל הצפיפות להשתנות בבת אחת.
  • פחות רכיבים נדרשים
  • עלויות יעילות עבור יישומים פשוטים

(ב) [15] ,

  • מהירות מוגבלת: הדלפקים האלה אינם מתאימים למערכות מהירות בגלל העיכובים בין צפיפות. עיכובים נוספים: כמו יותר צפיפות מוסיפים, העיכוב עולה, מה שהופך את הדל לאט ופחות אמין.
  • בעיות טיים (Ripple Effect): העיכוב מ-flop ל-flop יכול לגרום שגיאות תזמון, במיוחד אם הדלפק משמש במהירויות גבוהות.פחות Accurate: אפקט הקרוע (העיכוב בין טבלאות) יכול לגרום שגיאות, מה שהופך ניגודים סינכרוניים פחות מדויקים.
  • פוטנציאל ל glitches בפלטים קודקוד

ניגודים סינכרוניים משמשים בעיקר עבור יישומי חלוקת תדרים ולעיפי זמן הם עובדים טוב כאשר התזמון המוחלט של פלטים בודדים אינו קריטי וכאשר הם פועלים בתדרים בינוניים.

לוחמה סינכרונית

הדלפק הסינכרון יש את כל השלבים שלו כל מתבוננים יחד באותו זמן.עם הדלפק הסינכרוני, אות השעון החיצוני מחובר לקלט השעון של כל אחד מהפכפים הבודד בתוך הדלפק, כך שכל הצפיפות מתבוננים יחד בו זמנית (במקבילה) בו זמנית נותן מערכת יחסים קבועה.

(ב) ⁇ (ב) ⁇ ⁇ ⁇

  • מבצע מהיר יותר: כל הספיכות-flops מעורר בו זמנית תגובה מהירה יותר.Precise Timing: ניתוח סינכרוני מקטין שגיאות תזמון. עיכובי תעמולה נמוך: לא אפקט קרוע בין טבלאות.
  • פעולה מהירה הכוללת ניתן להשיג בהשוואה לדלפקים מסונכרנים.
  • אין עיכוב מצטבר
  • מתאים ליישומים גבוהים
  • יותר אמין של תפוקה

(ב) ,0) ,(ב) ,(ה) ,

  • עיצוב מורכב: דורש לוגיקה שליטה נוספת ועיגולים סינכרוניזציה.התעצמות גבוהה יותר: כל הספיפכפים מעבר בו זמנית מגביר את צריכת החשמל.
  • עוד רכיבים דרושים
  • עלויות גבוהות יותר
  • תהליך עיצוב מורכב יותר

ניגודים סינכרוניים מועדפים ביישומים שבהם מהירות, אמינות ותזמון מדויק חשובים.הם מצטיינים במערכות דיגיטליות מהירות גבוהה, מיקרו-מעבדים ויישומים הדורשים מערכות יחסים תזמון מדויקות.

Modulo-N Counters

הדלפקים של Modulo-N נועדו לספור באמצעות רצף מסוים של מדינות N לפני סגירה.הנגדים האלה הם תכליתיים מאוד כי הם יכולים ליישם יחס של חלוקת אינטגרטור, לא רק כוחות של 2.

המודולולים של הדלפק הם פרמטר הקובע כמה דחפורים נמצאים בהסכם קזדן וכמה לוגיקה שונה מגדירה את המעגל עובר לפני שחזרת על הרצף.You יכול לספור עד 2n מדינות באמצעות דל קרוע n-bit.

תצורה משותפת של Modulo-N כוללת:

  • (FLT:0)Decade Counters (MOD-10): CountFLT:1 מ 0 עד 9, אידיאלי עבור יישומים decimal
  • (FLT:0MOD-12 Counters: FLT:1 שימושי עבור יישומי שעון (12 שעות פורמט)
  • [01:0]MOD-60 Counters: FLT:1 Perfect for seconds.
  • (ב) ,0) ,Custom MOD-N:FIRLT:1 , כל יחס חלוקתי הדרוש ליישומים ספציפיים

למעלה / Down Counters

עם כל דופק שעון, בעוד שדלפק נגד הפחתתו. up/down ניגודים משלבים את שני הפונקציונליות, ומאפשר ספירה דו-צדדית המבוססת על קלטות שליטה. בעוד ששימוש בעיקר לספירת יישומים, למעלה/הדלפקים יכולים לשמש גם במעגלי תדר שבהם יש לשלוט בכיוון הספירה.

יישום Frequency Dividers עם סוגים שונים של נגד

המונחים: mitation

הדלפקים בינאריים הם הסוג הפשוט והנפוץ ביותר של מתפצל תדרים.כל אחד מהפכפים בשרשרת מחלק את התדר ב-2, מה שהופך אותם אידיאליים ביחסי חלוקת כוח-of-2.

(ב) ויקרא י"ד:

  • מספר הצפיפות הדרושות: log2(N) שבו N הוא יחס חלוקת
  • עבור דיבידנד-by-8: 3 טבלאות (2=8)
  • עבור דיבידנד-by-16: 4 טבלאות (24=16)
  • עבור התפלגות-by-256: 8 טבלאות (28=256)

מאחר שיש רק שתי מדינות, T-type pe-flop אידיאלי לשימוש בחלוקת תדרים ובעיצוב דלפק בינארי. toggle flops הם אידיאליים לבניית ripple ניגודים כפי שהוא ללגלג ממדינה אחת לאחרת, (HIGH ל-LOW או LOW עד גבוה) בכל מחזור כל כך פשוט התפלגות תדר ועיגולי ripple ניתן בקלות לבנות באמצעות מעגלים סטנדרטיים T-f.

עשור נגד

עשרות שנים מתפצלים עד 10 והם שימושיים במיוחד ביישומים הדורשים ספירה דיסימלית או BCD (Binary Coded Decimal) תפוקה.ה- 7490 IC הפופולרי הוא דוגמה קלאסית של שבב נגד עשור.

[01:0] ,364 20 שנה:

  • עשור נגד: מתחלקים עד 10
  • שני עשורים: התפלגות 100
  • שלושה עשורים: התפלגות 1000
  • ארבע שנים נגד: חלוקה של 10,000

גישה זו מקלה על השגת יחסי חלוקה גדולים תוך שמירה על תדרי פלט ידידותיים לדה-סימל.

המונחים: Frequency Dividers

יישומים מודרניים לעתים קרובות דורשים יחסי חלוקת תדר גמישים שניתן לשנות באופן דינמי. מפיצים בתדרים שניתן לבצע שימוש בלוגיקה דיגיטלית כדי לאפשר ליחס חלוקת להיות מוגדר באמצעות קלטות או תצורה של תוכנה.

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

  • יחסי חלוקה משתנים ללא שינויים בחומרה
  • מיקרובקר או FPGA יישום
  • שימוש בתדירות synthesis Applications
  • קו משותף בלולאה (PLL)

מעבדי לולאה שלב נעולים מסונתזנים משתמשים בפיצול תדר כדי ליצור תדירות שהיא תדירות התייחסות.מערכות אלה מסתמכות על דיבידנדים הניתנים לתוכנה כדי להשיג שליטה בתדר מדויק.

שיקולים חשובים ל- Accurate Frequency Division

תוצאות

עיכוב הפיצול הוא הזמן שלוקח אות לנוע דרך שער לוגי או ספין-אפלופ. במחלקת תדר, עיכוב ההתפשטות יכול להשפיע באופן משמעותי על הביצועים, במיוחד בדלפקים סינכרוניים.

הבעיה עם ניגודים סינכרוניים היא שהם סובלים ממה שמכונה "עיכובי החיזוי" שבו אות התזמון מתעכב שבריר דרך כל ספין-אפ.זה עיכוב מצטבר מגביל את תדירות התפעול המקסימלי של הדלפק.

(ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

למול מקביל עם n tp-flops, כל אחד מהם מקבל עיכוב של treaph:0.

מספר 1 / (n × tirph:0)

לדוגמה, אם לכל ספין-אפלופ יש עיכוב של 10 ננוג ואתה משתמש 8 טבלאות צ'אט ב cascade, תדירות הקלט האמינה המקסימלי תהיה בערך 1 / (8 × 10 ns) = 12.5 MHz.

שיקולים של מעגל

מחזור החובה של אות הפלט הוא היחס של הזמן הגבוה לתקופה הכוללת. עבור יישומים רבים, מחזור חובה של 50% (זמן גבוה ונמוך) רצוי.

מחזור החובה הוא מקרה זה לא 50%, כלומר 1s ו 0 של הם אפילו לא מחולק בזמן.טיפול צריך להיות נלקח תוך שימוש זה כמקור שעון מאז רוב המכשירים האלקטרוניים מציינים מחזור מינימום של מינימום חובה בקלט שלה.

(ב) ,0) השגת 50 אחוז חובה: 1

  • אפילו יחסי חלוקה: השתמש בפלט המתאים קצת מדלפק בינארי
  • יחסי חלוקה מוזרים: ייתכן שעיגולים לוגיים נוספים יידרשו
  • צפיפות מתפצצים באופן טבעי מייצרים 50% מחזור חובה לחלק-by-2
  • מעגלים השוואתיים יכולים לעזור להשיג 50% מחזור חובה עבור כל יחס חלוקתי

איכות השעון

איכות אות השעון קלט משפיעה ישירות על הביצועים של דיבידנדים בתדרים. אותות שעון עניים יכולים להוביל לספור שגיאות, ג'ייטר, ופעולה לא אמינה.

(ב) ◄ דרישות ל':

  • מעברים נקיים ונקיים
  • עלייה ותקופות נופלות
  • תדירות גבוהה (low Jitter)
  • רמות מתח מותאמות למשפחה הלוגיקה המשמשות
  • יכולת הנהיגה המספיקה לכל קלטות מחוברות

איפוס ו-IRILO

איפוס נכון וראשיזציה להבטיח כי הדלפק מתחיל במדינה ידועה ופועל באופן צפוי.רוב עיצובים מנוגדים כוללים קלטות איפוס שניתן להשתמש בהם כדי לנקות את כל הצפיפות לאפס או לזרז אותם לערך מסוים.

(ב) ◄ [15]

  • (ב) ,0) ,(א) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

יישום אמיתי בעולם של חטיבת תדירות

שעון ושעון דיגיטלי

אחת האפליקציות הנפוצות ביותר של חלוקת תדר היא בשעון דיגיטלי ובשעהנים. לחלק, סוג מיוחד של ניגוד, משמשים לחלק אותות קידוד גבוה לגרסאות נמוכות יותר.זה נפוץ במערכות דיגיטליות עבור חלוקת שעונים, סינתזה תדירות, עיבוד אותות דיגיטליים.

שעון דיגיטלי טיפוסי עשוי להתחיל עם 32.768 kHz קריסטל אווסצלטור (chosen כי 215= 32,768) תדירות זו מחולקת לאחר מכן דרך שלבים מרובים:

  • 32,768 הרץ ⁇ 32,768=1 הרץ (דופק אחד לשנייה)
  • 1 הרץ ⁇ 60= 1 דופק לדקה
  • 1 דופק לדקה ⁇ 60= 1 דופק לשעה

שעון מיקרו-מעבד

מיקרו-מעבדים מודרניים ומיקרו-בקרים לעתים קרובות דורשים תדרי שעון מרובים עבור תת-מערכות שונות. מחלקים תדירות לייצר אותות שעון שונים אלה מאוסלוטור אחד, ולהבטיח שכל השעונים נותרו מסונכרנים.

(ב) ◄ .

  • שעון ליבה CPU
  • שעון אוטובוסים היקפי
  • שעון / שעה
  • ממשק תקשורת שעונים (UART, SPI, I2C)
  • שעון ADC

תדירות מדידה מכשירים

ניתן להשתמש בדלפקים כדי למדוד מרווחי זמן ותאריות אות.על ידי ספירת מספר הדופקים קלט, מדידות מדויקות של מרווחי זמן בין אירועים או תדרי אות ניתן להשיג, וזה חיוני לניתוח זמן מדויק ותדירות.

ניגודי תדירות בציוד מבחן משתמשים בבסיסי זמן מדויקים (לעיתים קרובות נגזרת באמצעות חלוקת תדרים מאוישים בעלי התייחסות יציבה מאוד) כדי למדוד במדויק תדרים לא ידועים.

מערכות תקשורת

תקשורת דיגיטלית, סינתזה בתדר, והסנכרון נתונים הם בין השימושים הרבים עבור מתפצלי תדר. במערכות רדיו ו אלחוטיות, מתפצלי תדר הם מרכיבים חיוניים:

  • לולאות שננעלו בשלב (PLLs) עבור סינתזה בתדר
  • מעגלי התאוששות השעון
  • גנרטורים של Baud rate for series Communications
  • דור ה-oscillator המקומי
  • מערכות תדירות

ניהול כוח

במכשירים המופעלים על ידי סוללות, חטיבת תדר עוזרת להפחית את צריכת החשמל על ידי כך שמאפשרת תת-מערכת לפעול בתדרי שעון נמוכים יותר כאשר ביצועים גבוהים אינם נדרשים. קשקשים בתדר דינמי משתמשים בפיצולים הניתנים להתאמה של מהירויות שעון המבוססות על דרישות עיבוד.

שיטות מתקדמות של Frequency Division

חטיבת תדירות

בעוד שדלפקים בסיסיים מספקים יחסי חלוקה של אינסטלגר, חלק מהיישומים דורשים חלוקה זעירה (למשל, התפלגות של 3.5, 7.5 וכו ') דיבידנד תדר מסוג דקמי הוא סוג של מתפצלת תדר מסוג decimal.העיצוב של סוג זה של מפיץ תדירות כולל שלושה חלקים עיקריים: עיצוב נגד MOD-N, עיצוב מעגלים בינארי ו- XOR לוגיקה.

דיבידנדים פריצה עובדים על ידי שינוי בין שני יחסי חלוקה לטרגר.לדוגמה, מעגל מתחלק-by-3.5 משתנה בין חלוקת 3 ל- 4, תוך שימוש ב-3.5 לאורך זמן.

המונחים: double-Modulus Prescalers

ביישומים גבוהים, במיוחד במערכות RF, חומרים דו-ממדיים מחלקים את תדירות הקלט על ידי אחד משני ערכים (בדרך כלל N או N+1) בהתבסס על אות בקרה.טכניקה זו מאפשרת חלוקה בתדרים שניתן לתכנת בתדר גבוה מדי עבור ניגודים קונבנציונליים.

המונחים: Frequency Dividers

במחלקת תדר שנמחקה, תדירות אות קלט הוא מספר (או חלק) של תדירות החיתוך החופשי של ה-oscillator. בעוד שדיבידנדים בתדרים אלה נוטים להיות כוח נמוך יותר מאשר רחב פס סטטי (או שבריר מבוסס) דיבידנדים תדירות), הסגירה היא טווח נעילה הנמוך שלהם.

טיפים עיצוב ועיסוקים טובים

בחירת הסוג הנכון

בחירת הסוג המתאים של הדלפק תלויה במספר גורמים:

  • (FLT:0) פיזור דיגיטלי של FLT:1, המיושמות בטכנולוגיות IC מודרניות יכול לעבוד עד עשרות GHz.בחר ניגודים סינכרוניים עבור יישומים מהירים.
  • (ב) [15] , [15] , [15] ,ב"ד): "ה' ויקרא" (ב')
  • תקציב:0 (כוח) 1 (Asynchronous againsts) צורכת פחות כוח, אך איטי יותר
  • (FLT:0) מורכב: יישומים פשוטים יכולים להשתמש בדלפק סינכרוני; מערכות מורכבות ליהנות מעיצובים סינכרוניים
  • דרישות שקיפות:0 (Accuracy Conditions:FLT:1 Synchronous Counters) מספקות דיוק תזמון טוב יותר

בחירה מתאימה

כאשר יישום דיבידנדים תדירות, בחירת רכיב נאותה היא חיונית:

  • משפחה:0 (Galph:0) בוחרים בין TTL, CMOS, או משפחות לוגיות אחרות המבוססות על מהירות, כוח, דרישות מתח
  • (FLT:0)Flip-Flop Type: 1 D-type, JK, או T-type flops לכל אחד יש יתרונות ספציפיים
  • (FLT:0) משולב נגד ICs:FLT:1 מראש ארוז שבבים (כמו 74HC161, 74HC190, CD4017) מפשט עיצוב
  • (FLT:0) לוגיקה סבירה: FPGAs ו-CPLDs מציעים גמישות מקסימלית עבור מעגלים מורכבים של דיבידנדים

המונחים: PCBout Considerations

פריסת PCB נכונה מבטיחה הפעלה אמינה של מעגלים מתפצלי תדר:

  • שמור על השעון קצר ו ישיר
  • השתמש במטוסי קרקע כדי למזער רעש
  • הוסף משככי כאבים ליד כל IC
  • להימנע מזיהוי אותות מהירים ליד מעגלים אנלוגיים רגישים
  • שקול את אפקט קו השידור עבור תדרים גבוהים מאוד
  • לספק מספיק אספקת חשמל filter

בדיקות ואימות

בדיקות תורניות מבטיחות שפיצול התדר שלך פועל נכון:

  • בדוק את תדירות התפוקה עם אוקטילוסקופ או נגד תדירות
  • בדוק את מעגל החובה ביחסי חלוקה שונים
  • מבחן על פני טווח הטמפרטורה התפעולי המלא
  • לבדוק את האפס הנכון ואת ההתחלתיזציה
  • מדד עיכובים ורווחי תזמון
  • בדיקות עם תדרי קלט שונים כדי לאשר טווח
  • בדוק עבור glitches או פלטים מעוררי השראה

טעויות נפוצות ופתרון בעיות

הדיוויזיה הלא נכונה Ratio Calculation

אחת השגיאות הנפוצות ביותר היא לא חישוב יחס החלוקה הנדרשת תמיד לבדוק את החישובים שלך ולוודא כי תצורת הנגד מתאימה יחס החלוקה המיועד שלך.

תדירות הפעלה מקסימלית

ניגודי הפעלה מעבר למפרט התדירות המקסימלי שלהם מוביל לספירה בלתי אמינה וטעויות פוטנציאליות.תמיד לבדוק גליונות נתונים של רכיב וחשבון לעיכובים של ההתמכרות, במיוחד בדלפק מסונכרן שבו עיכובים מצטברים.

איכות השעון המעוררת

סימני שעון מותנים או עניים גורמים לאבחון שגיאות.וודא מקור השעון שלך יש קצוות נקיים, רמות מתח מתאימות ויכולת כונן מספקת.הוספת Schmitt מפעילה קלטות או מעגלי מיזוג שעון במידת הצורך.

Missing or Improper איפוס

לוחמה ללא מעגליות של איפוס נאותה עשויה להתחיל במדינות בלתי צפויות.תמיד לכלול פונקציונליות איפוס ולהבטיח שהיא תיושם כראוי במהלך ה-Power-up וכאשר נדרש על ידי היישום שלך.

התעלמות מדרישות החובה

כמה יישומים דורשים מחזורי חובה ספציפיים.אם מפיץ התדר שלך מייצר פלט עם מחזור חובה לא מתאים, להוסיף מעגלים נוספים (כגון שלב דיבידנד-by-2 או מעגל תיקון מחזורי חובה) כדי להשיג את הגלום הרצוי.

כלים וסימולציות

כלים מודרניים עיצוב להפוך את זה קל יותר עיצוב, סימולציה, ואמת מעגלי דיבידנדים תדירות לפני בניית חומרה:

  • (ב) LT:0SPICE Simulators:FLT:1 LTspice, PSpice, ו- Multisim מאפשרים סימולציה מעגלים מפורטת
  • (FLT:0)Digital Logic Simulators:FLT:1 Logisim, Digital, and similar Tools מסייעות לדמיין את פעולת הנגד
  • (ב) ,0) כלי רכב: 1 Verilog ו- VHDL עבור יישום FPGA / CPLD
  • ניתוח:0 (Oscilloscope Analysis: FLT:1 Essential for אימות ביצועי מעגלים בפועל
  • (ב) ,0) ,FLT:1 מדידה מוקדמת של תדרי פלט

סימבול מסייע לזהות בעיות פוטנציאליות לפני ביצוע חומרה, לחסוך זמן ולהפחית את עלויות הפיתוח.

להרחיב את הידע שלך

כדי להעמיק את ההבנה של חלוקת תדר ועיגולים מנוגדים, שקול לחקור נושאים קשורים אלה:

  • (ב) ⁇ (ב"ה) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ (ב"ד): ⁇ 1) ,"הב"ה, "הפיקו" (ב"ד)" (ב"ד)
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] ,9) , מדרש ו[[1924]]
  • (ב) ,0) ,U (ב) , רצף של ספירת רצף של רצף

(ב) למקורות למידה נוספים, בקר ב-FLT:0 (Electronics TutorialsFLT) 1:1 עבור מדריכים מקיפים על אלקטרוניקה דיגיטלית, או לחקור את ה-FLT:2 הכל על מעגלים החלים 3 עבור מידע עיצוב מעגלי מעשי.

מסקנה

(הפסקה) חלוקת השימוש בדלפק היא טכניקה בסיסית אשר מבססת אינספור מערכות דיגיטליות.על ידי ביצוע תהליך חישוב שלב-שלבי המתואר במדריך זה - זיהוי תדירות הקלט, קביעת יחס החלוקה, יישום הנוסחה fFLT:0outcioFLT:1 = fLT:2inFLT 3 / N, ולוודא את התוצאות - אתה יכול לחלק באופן בטוח יותר עבור כל תדרים.

הבנת ההבדלים בין ניגודים סינכרוניים וסנכרוןיים, הכרה בהשפעת עיכובים של ההתפשטות, ובהתחשב בגורמים כמו מחזור חובה ואיכות השעון הם הכרחיים ליצירת דיבידנדים בתדרים אמינים ומדויקים. בין אם אתה בונה מעגל זמן פשוט או מערכת תקשורת מורכבת, עקרונות חלוקת התדר נשארים קבועים.

כאשר אתה מקבל ניסיון עם חטיבת תדר מבוססת נגד, אתה לפתח אינטואיציה לבחירת הסוג הנכון נגד, חישוב יחסי חלוקה במהירות, ופתרון בעיות נפוצות.הגמישות של הדלפק עושה אותם כלים הכרחיים ערכת הכלים של מעצב דיגיטלי, ולשלוט השימוש שלהם פותח דלתות לאינספור יישומים יצירתיים באלקטרוניקה.

זכור כי עיצוב מעגלים מתאים, בחירת רכיב, ובדיקה חשובים בדיוק כמו החישובים התיאורטיים.על ידי שילוב הבנה מוצקה עם ניסיון מעשי, אתה תהיה מצויד היטב ליישם פתרונות חלוקת תדר העומדים בדרישות התובעניות של מערכות דיגיטליות מודרניות.