ממירים אנליגנו-ל-דיגיטליים (ADCs) משמשים כגשר קריטי בין העולם האנלוגי של פוטונים לבין התחום הדיגיטלי של פיקסלים במערכות צילום מודרניות ודמייתות.כל תמונה שצולמה על ידי CMOS או חיישן CCD מתחילה כמתח אנלוגי מתמשך המייצג את עוצמת האור; ADC ממיר זאת לקוד דיגיטלי דיסקרטי שיכול להיות מעובד, מאוחסן, מוצג ומאפיין של המרה בסיסית זו של תפקוד מכניקה של כל חומר מכניקה, דורש עומק של רזולוציה בינונית, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, ADC, כולל עומק של חומרת של חומרת של חומרת צבע עמוק, כלומר, כולל עומק של 200, תכונות של חומרת משקל גבוה של חומרת משקל בינוני, רזולוציה גבוהה של חומרת משקל גבוה של חומרת, כלומר, כלומר, תכונות של חומרת של רזולוציה גבוהה של חומרת, רזולוציה גבוהה של כל חומרת של חומרת, כלומר, כלומר, תכונות של חומרת של חומרת של חומרת של חומרת, ADC, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, תכונות של 200, רזולוציה גבוהה של חומרת משקל בינוני, ADC, שימוש

תכונות קריטיות ב Imaging ADCs

החלטה ו- bit Depth

החלטה, המובאת ב bits, מגדירה את מספר רמות הדיסקרטיות שה- ADC יכול לייצג. A 14-bit ADC מניב 16,384 רמות; מכשיר 16 סיביות מייצר 65,536.עבור צלם, מעט עומק מתורגם ישירות להורדת הכליות - הצפיפות ב ⁇ השמיים חלקיים או עור הופך גלוי כאשר ה-Mirar חסר פתרון מדעי מספיק, הדמיה רפואית לעתים קרובות דורשות 16, או פחות מ- 20 אובייקטים קטסטרונומיטיביים.

הקשר בין עומק סיביות וטווח דינמי הוא יסודי: כל חלק נוסף תורם בערך 6 dB של טווח דינמי. A 14-bit ADC מציע על 84 dB, בעוד 16 סיביות מגיע 96 dB. עם זאת, רצפת הרעש של החיישן וקיבולת מלאה של well חייב להתאים את טווח ADC כדי להימנע מפיסות או נפיחות מבזבזניות על ידי גורם של ארבע מוסיף יעיל אחד, השתמש בטכניקה מעיצוב גבוה כדי לשפר את הביצועים ללא ביצועים.

שיקולים של Spling Rate ו- Nyquist

שיעור הנפיחות קובע באיזו תדירות האות האנלוגי נמדד לזמן ליחידה.עבור צילום עדין, שיעורים בינוניים מספיק (למשל, 10-50 MSPS עבור 10-50 חיישנים מגה פיקסל), אבל וידאו ולכידת מפוצצים דורשים מאות מגה-ספידים לשנייה.ה-Sannon קובע כי שיעור הדגימה חייב להיות לפחות כפול מהמתח הגבוה ביותר בתבנית האנלוגיה כדי למנוע פילטרים מרובים של גלימות (C) על ידי ⁇ ) על ידי ⁇ (S) על ידי ⁇ (S) על ידי ⁇ ) על ידי ⁇ (S) על ידי ⁇ (S) על ידי ⁇ (S) על ידי ⁇ (D) על ידי ⁇ (Remt-ידי ⁇ ) על ידי ⁇ ) על ידי ⁇ ) על ידי ⁇ (R) על ידי ⁇ (D) על ידי ⁇ ) על ידי ⁇ ) על ידי ⁇ (D) גבוה יותר (D) על ידי ⁇ (Remt-ידי ⁇ (Remt-ידי ⁇ (Remt-ידי ⁇ ) על ידי ⁇ (Remt-ידי ⁇ ) על ידי ⁇ ) על ידי ⁇ (Renectt-ידי

Noise Performance: The Decisive Factor

רעש הוא המגביל האולטימטיבי בסימולציה גבוהה של ADCs. כל מקור רעש - יתרום (ג'ון-ניקוויסט), נורה, מוצץ (1/f), ו- קוונטיזציה - מתועד לקומה הרעש הכוללת שמציינת פרטים קלים בצללים נמוכים.

  • מינימום (FLT:0 ,2thmalרעש FLT:103) באמצעות בחירה זהירה של גדלים קיבולים דגימה (kT / C רעש) ומגברי מגבר נמוך בסוף החזית.
  • הפחתה (FLT:0) רעשי פלאפלר 1 (FLT:1), עם ייצוב חיתוך או תואמים כפול sampling (CDS) טכניקות נפוצות חיישנים תמונה CMOS.
  • (ב) ,0) ,9 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • מגן על בלוטות אנלוגיות רגישות מרעש מעבר דיגיטלי שתרמו על ידי לוגיקה וצופים.

פרמטר נחשב לעתים קרובות ל- ADC של ADC:0 (יחסי חתימה) ל-noise (SNR)FLT:1 בשיעור דגימה ספציפיים.ממירים רבים מציינים שיא SNR בתדירות אחת, אך אותות הדמיה אמיתיים הם גלי פס רחב נדרש כדי להעריך SNR על פני רוחב הפס של עניין, באמצעות מדדים כגון LT:2 אפקטיביות של מבחן ELTN) מ-Abtects 1DN.

עקבו אחרי Low-Noise Performance

ביצועים גבוהים מודרניים ADCs משלבים קליברציה דיגיטלית כדי לפצות על תהליך, מתח, וריאציות טמפרטורה כי degrad רעש ואת ליניאריות. כי קירוב רקע פועל ברציפות ללא מפריעה של המרת נתונים, התאמת קומפוטור מפס, capacitor לא מתאים במערך SAR, וטעויות אלמנט במודולטורים של Sigma-delta. לדוגמה, משפחת A1262 משתמשת דיוק ו-C סחבת 1.

קוהרנטיות ומשמעת

קוארנטיות מתארת כיצד הפלט הדיגיטלי של ADC עוקב אחר קלט אנלוגי בקנה מידה מלא.שני מדדים מרכזיים: FLT:0integral non לינאריות (INL)grFLT:1 ו-FLT:2 אדישות לא ליניארית (DNL) 3L) לייצר שגיאות מעוקלות או בצורת רבייה, כמו גלויה בגרסאות של אודיו גדולות יותר, אך לא ניתן לגרסאות דימות של 0.

טכניקות עיצוב כדי להבטיח לינאריות כוללות:

  • מערך Capacitor בעל משקל בינארי עם שגיאות.
  • התפצלו להתנצלות כאשר ה bits המשמעותיים ביותר משתמשים במגרש מדחום כדי להימנע מקפיצות גדולות.
  • לולאות עצמיות המדידות ונכונות אי-לינאריות על ידי הזרקת מתחי ההתייחסות הידועים.
  • שימוש בהפניות פנימיות לינאריות גבוהות - התייחסות של להקות עם היסטריה נמוכה וסחף טמפרטורה הוא חובה.

Speed-Accuracy-Power Trade-offs ב-ADC Architectures

אין ארכיטקטורת ADC אחת מתאימה לכל צרכי ההדמיה.הבחירה כוללת איזון קצב הדגימה, החלטה, כוח ואזור.

נספח (SAR) ADCs

SAR ADCs הם עבודת ההדמיה של אמצע ל- high-resolution, בדרך כלל מציע 12-18 ביטים בשיעורי דגימה מ 1–100 MSPS.הם משתמשים באלגוריתם בינארי באמצעות DAC. מודרני SAR ADCs להשיג יעילות כוח מעולה (איור של לעתים קרובות מתחת 10 J / conversion-step) והם משולבים בקלות ב-CMOS חיישנים מהירים, אבל DchipL נמוך יותר.

Sigma-Delta ( ⁇ ) ADCs

ממירי Sigma-delta משתמשים oversampling ורעש בעיצוב כדי להשיג מאוד גבוה מאוד (עד 24 ביטים) רוחב פס נמוך (below 10 MHz) הם אידיאלי עבור אודיו ומכשיר נמוך קידוד, אבל הכדאיות שלהם וסינון מסנן decimation יכולים לגרום פריטים הדמיה בזמן אמת.עם זאת, ps pss הם מתעוררים עבור ישירות RF-ampling תוכנות לעתים קרובות עבור בדיקות הדמיה.

המונחים: ADCs

ארכיטקטורות פיפיריות מציעות את שיעורי הדגימה הגבוהים ביותר (hundreds של MSPS ל- Multi-GSPS) על חשבון המורכבות והכוח.הם מקטנים מספר שלבים ברזולוציה נמוכה; שגיאות מכל שלב מתוקנות על ידי Redundancy דיגיטלית.Piline ADCs לשלוט ביישומים וידאו מהירים (למשל, 4K/8K, מצלמות מדעיות מהירות גבוהה).

היברידית וזרימה להתנצלות

Noise-עיצוב SAR ADCs משלב את היתרון של SAR עם היתרונות של דלה-סגמה, השגת פתרון יעיל מעבר ל 16 ביטים ללא צורך ביחסים גבוהים יותר.כלים כאלה צוברים מתחופים בחיישנים תמונה ניידת הדור הבא.מגמה נוספת היא השימוש של FLT:0time-bd ADCsFalsFalsples, שבו יש לתקן מספר פעמים (בפרק) באופן מדויק יותר מאשר את אותו זמן (מדגם).

ניהול חשמל ו-Thermal Management

במצלמת DSLR או קולנוע גבוהה, מערכת ה- ADC יכולה לצרוך 1–3 וואט - שבריר לא-טריוויאלית של תקציב הכוח הכולל של המצלמה.חום מ- ADC מעלה את טמפרטורת החיישן, הגדלת זרם כהה ורעש.עיצוב עבור כוח נמוך תוך שמירה על ביצועים דורשות עמידה בתנאי תהליך (למשל, 28nm או 16nm CMOS לסיוע דיגיטלי, אך שימוש אנלוגי עדיין יכול להפחית את התדירות גבוהה יותר של צריכת חשמל קומפקטית) או נמוכה יותר (p) ב-Dout) ב-CDC) ב-iOS (כלומר, כגון טמפרטורה נמוכה יותר סטנדרטית של טמפרטורה נמוכה יותר של טמפרטורה נמוכה יותר (Doutic טמפרטורה נמוכה יותר) קומפקטית של קומפקטית (כלומר, קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית (Dout) ב-Doutic טמפרטורה נמוכה יותר) ב-Doutic טמפרטורה נמוכה יותר של קומפקטית של קומפקטית של קומפקטית (למשל, קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית של קומפקטית (למשל,

אופטימיזציה חיצונית ומערכת-Level Optimization

(א) ADC מתוכנן היטב הוא רק חלק מהמערכת.הקצה הקדמי האנלוגי - פלט פיקסל, מגבר עמודה, מגבר כפול, ורווח כפול - חייב להיות תואם למגוון קלט ADC הוספת buixel בין חיישן ADC מונע רעש מנקה את אות הפיקסלים:0-Fir-chip) רגיל למצלמות של buixto-Factation (LLC-F) הוא קיצור של רזולוציה נמוכה של רזולוציה (LLC) ו-F) הוא שימוש במצלמה (LLC-F) עם קיבולת של סגסוגת של קיבולת נמוכה (LLCD2 סגסוגת ADC).

טכנולוגיות מתפתחות ומגמות עתידיות

שילוב עמוק עם חיישן ומעבד

ערימה תלת-ממדית של חיישן, ADC ומעבד מת באמצעות silicon באמצעות (TSVs) מפחיתה את ה-Fsytic, מורידה את איסוף הרעש, ומאפשרת אוטובוסים נתונים מקבילים רחבים יותר עם כוח נמוך יותר ל bit.Sony CMOS מחסנים CMOS מחסנים מקבילה של ADC כבר משלבת פיקסלים בלוגיקה נפרדת, ומאפשרת-A-pel- 30-F-Flower-F-F-F-F-F-F-F-F-S-S-F-F-S-F-S-S-S-F-F-S-S-S-F-F-F-F-F-S-S-S-S-S-F-F-S-S-S-S-F-F-F-F-F-F-F-F-F-S-S-F-F-S-S-S-S-S-S-S-S-F-F-F-S-S-S-S-S-S-S-S-S-S-S-S-S-S-S-S-

עומק ביט גבוה יותר ו- New Quantization Schemes

אבטיפוסי מחקר הראו 20bit ואפילו 24bit ADCs עבור הדמיה מדעית, באמצעות sigma-delta Modulation עם יחס גבוה מאוד oversampling (למשל, 256×) עם זאת, רצפת הרעש פיקסל בהחלטות כאלה חייב להיות מתחת LSb, אשר הוא מאתגר עם טכנולוגיית חיישן הנוכחית.

AI-Assisted Calibration and Correction

אלגוריתמים של מכונות יכולים לנתח את פלט המצלמה כדי לזהות ולתקן את ADC לא לינאריות, פיקסלים מתים עקב תקלות ממיר, ודפוסי רעש.כמה מערכות מצלמה להפעיל רשתות עצביות על דפוסי הניסוי הידועים כדי להתאים באופן דינמי את התקני הפחתת זמן עיצוב אנלוגי טוב, AI-sted calibration יכול להאריך את הביצועים האפשריים של ADCs כי יהיה צורך אחרת טריברסל יקר או גדול יותר, לדוגמה, עבור זמן תיקון זמן קצר לאחר זמן קצר לאחר מכן, כלומר, כלומר, 1D.

הסתגלות וניהול כוח

הדמיה עתידית ADCs תתאים את קצב הדגימה שלהם ואת ההחלטה בזמן אמת בהתבסס על תוכן סצינה. במצלמת וידאו, רקע סטטי יכול להיות נתפס בקצב הרענון נמוך יותר בעוד אזורי תנועה הם oversampled. גישה הסתגלות זו מפחיתה את הכוח הממוצע ואת רוחב הפס נתונים, המאפשר מהירויות התפרץ גבוהות יותר במצלמות ללא מראה.FLT:0Research של האגודה Solid-statesLTs מראה עד 40% חיישנים כוח באמצעות תמונה של ADC.

דוגמאות ליישומים אמיתיים

(ב) מפרטי נתונים דיגיטליים של אלקטרוניקה 1 (למשל, שלב 1 IQ4 150MP), כל עמודה פיקסל מוגש על ידי 16 סיביות SAR ADC פועל בערך 10 MSPS.C. משתמשת 256 מעלות צלזיוס כדי לקרוא את החיישן כולו בתוך שנייה אחת, עם פיזור חשמל המנוהל על ידי חום גדול עבור: CMD רבים, 000 ליטרים של לינוקס, 000) כדי להשתמש במצלמות אלקטרונים 1D.

אתגרים ב Ultra-High-Resolution Video

וידאו 8K ב 60 fps עם עומק צבע 12 סיביות דורש שיעור נתונים גולמי של בערך 48 Gbps ממערך חיישן ADC. כדי להשיג את זה, מעצבי מצלמה נופש 4× או 8× זמן-intersidesided ADCs עם sub-200 fs aperture Jitter. לשמור על דיכוי בין-ליד מתחת −70 dBc הוא נושא מחקר מתמשך.

מסקנה

תכנון ADCs עבור צילום גבוה ודמיית היא משמעת כי גשרים עיצוב מעגלים אנלוגי, עיבוד אותות והנדסה מערכת. No one להמיר לא יכול לענות על הצרכים של כל יישום - המעצב חייב לבחור בקפידה החלטה, מהירות, לינאריות וכוח בתוך המגבלות של פלטפורמת הדמיה. מראשs באינטגרציה סמי-מוליכים למחצה, טכניקות קיטובות, אופטימיזציה AI-sted הם דוחפים בהתמדה את הגבולות כמו גם כדי לספור את המהנדסים ביותר בעולם דינמי, כדי להמשיך לפתח תכונות עיצוביות.