תכנון גבוה של מתחמי ביופר עם Op Amps עבור מקורות אותות רגישים

הבנה של High-Input Impedance Buffer

דחפורים גבוהים הם אבני בניין בסיסיות בהתנורות אות אנלוגיה. תפקידם העיקרי הוא למנוע מקור אות רגיש להיטען על ידי המעגל במורד הזרם.כאשר מקור יש תנופה גבוהה פלט (למשל, בדיקת pH, חיישן אדזואלקטרי, או מגבר צילום גבוה), אפילו עומס צנוע יכול להעצים את האותות או להציג את הלא-מתאים ביעילות, ללא אפקט photozoance, ללא אפקט photodiode גבוה, או ירידה יעילה, עם אפס-מסוגל-מנקה ביעילות, עם אפקט, עם אפקט, עם אפקט אדפטפטפטפטפטפטפטומטי, אפילו התנגדות צנועה, עם אפס-מחץ יעיל.

המעקב של מתח קלאסי (unity-gain buffer) משיג זאת באמצעות משוב שלילי כדי להפוך את מתח הפלט בדיוק לעקוב אחר מתח קלט. amplifiers (op amps) עם רווח מאוד פתוח גבוה להפוך את זה אפשרי.הקלט הלא-מעצור מציג את הדחף גבוה, בעוד הקלט מקבל את האות, להבטיח את התפוקה באופן עצמאי של המקור.

בחירת המגבר המבצעי הנכון

לא כל ה- amps מתאימים ל-buffers בעלי השפעה גבוהה. הפרמטרים המרכזיים כדי להעריך כוללים אימפולס קלט, זרם הטיה קלט, זרם הטיות הנוכחי, מתח מכווץ, רוחב פס ורעש. עבור מקורות רגישים, זרם הטיות קלט הוא לעתים קרובות הקריטי ביותר - זה חייב להיות נמוך מספיק כי הירידה בפלט של ההתנגדות של המוצר אינו גורם לא מקובל או סחף JET-in-in ו-CMin הם בדרך כלל אפשרויות מוטמעומטם.

Parameter	Typical Requirement for Sensitive Sources
Input Impedance	≥ 10¹² Ω (JFET/CMOS)
Input Bias Current	≤ 100 pA (ideally < 10 pA)
Input Offset Voltage	< 1 mV for DC accuracy
Gain-Bandwidth Product (GBW)	10× the maximum signal frequency
Noise (1/f and broadband)	Low for low-level signals

JFET לעומת CMOS Op Amps

JFET-input ps כגון TL081, LF356, או OPA140 מציעים מאוד גבוהה אימפולסיבית של קלט 1012 ⁇ ) ורעש נמוך בתדרים בינוניים.הזרם ההטיה שלהם עולה עם טמפרטורה, אשר יכול להיות דאגה בכמה יישומים. CMOS-input פחות מאשר LMP21, OPA, או ADA22 להשיג הטיה נמוכה יותר (m) לפעמים, אם הם לעתים קרובות מקבל CMOS-inputer טמפרטורה נמוכה יותר, אבל לעתים קרובות יותר, אבל CMPS-inputer טמפרטורה גבוהה יותר, אבל מקבל CMT;

אפוקליפסה לרוב אינה מתאימה

⁇ LM741, NE5532) יש זרמי הטיה קלט בטווח המיקרו-אמפ, אשר יוצר טיפות מתח בלתי מתקבלות על פני כל התנגדות מקור משמעותי. עבור 1 M ⁇ מקור התנגדות, הטיה 100 nA מייצרת כיום 0 0 V שגיאה, תוך פיזור אות חיישן ברמה מיקרו-וולט.

עקרונות עיצוב של Unity-Gain Buffer

המעגל הקנטוןי הוא פשוט: אות הקלט מתחבר לקלט הלא-מעצור (+), והפלט הוא ישירות מחווט לקלט (-) משוב שלילי זה כוחות האמפ כדי להניע את הפלט עד למתח של הקלט המכוון שווה את המתח הקלט.הרווח הסגור הוא אידיאלי 1.000, עם כל סטייה הנגרמת על ידי סטיות פתוחות-ידי מקבל בלתי-אפשרי בדרך כלל פחות מ- 0.01%).

בעוד פשוט, ה-buffer דורש תשומת לב זהירה ליציבות, במיוחד כאשר נהיגה עומסים קיבוליים.שלב הפלט של mp ו הלולאה משוב עשוי להתבודד אם העומס עולה על גבול מסוים. רוב הסדינים הנתונים מציינים את יכולת הטיפול בעומס קיבולי וממליץ על הוספת התנגדות קטנה (למשל, 10-50 ⁇ ) בסדרה עם הפלט לבודד.

ערכים מעשיים

אין התנגדות חיצונית הנדרשת לעוקבים הבסיסיים, אך שני מרכיבים נוספים כמעט תמיד הכרחיים:

• (FLT:0) Input Protection Resistanceor: FLT:1 ⁇ 1 k ⁇ ל 10 k ⁇ התנגדות בסדרה עם קלט לא מונע יכול להגביל את האשמה הנוכחי אם מתח קלט עולה על מסילות האספקה.נגד זה מוסיף רעש רשלני ורק מעט מקטין את הניכוי (היתר <109).
• (FLT:0) התנגדה (אופציונלי): כמה מעצבים מכניסים מתנגד קטן (למשל, 50 ⁇ ) במסלול משוב מהפלט כדי למנוע קלט כדי לשפר את היציבות בעת נהיגה עומסים כבדים.זה לא נחוץ עבור רוב CMOS ⁇ אבל יכול להיות שימושי עבור סוגים מהירים JFET.

כוח אספקה ופירוק

מציצים גבוהים רגישים מאוד לרעש אספקת החשמל.כל קרוע או רעש על זוגות אספקת המשאיות לתוך האות דרך יחס דחיית כוח של אספקת החשמל של אמפ (PSRR) למרות שתופעות מודרניות יש PSRR מעולה (80-120 dB) ב DC, PSRR דמדומים בתדרים גבוהים יותר.

• מניחים קיבול קרמיקה 0.1F קרוב ככל האפשר לכל אספקת אספקת (V+ ו- V-).
• הוסף 10 מיקרוF אלקטרוליטי או טנטלום capacitor במקביל לתדירות נמוכה יותר לעקוף.
• השתמש בשרידים אנלוגיים ודיגיטליים נפרדים אם ה-buffer משתף לוח עם מעגלים דיגיטליים.
• שקול באמצעות הורמון מתח נמוך (למשל, LP5907 או TPS7A49) כדי לספק את ה- mp.

צמצום ההשפעות הנוכחיות של Input Bias

אפילו JFET ו-CMOS ps יש זרם הטיה קלט, אשר זורם דרך המקור מעכב ויוצר מתח מהפך. עבור מקור 1 M ⁇ ו 10 pA הטיה זרם, ההתחלה היא 10 μV - ניתן לקבל עבור יישומים רבים. אבל אם המקור הוא 100 M ⁇ , אותה הטיה מייצרת 1V, אשר עשוי להיות בעייתי כדי להפחית את זה:

• השתמש ב- amp עם הטיה מוטה קלט נמוכה מובטחת הנוכחי בטמפרטורת ההפעלה.
• שמור על עקבות PCB מן הקלט ל- Op amp קצר ככל האפשר כדי למזער זרמי דליפה מן עפר או לחות.
• כולל טבעת שמירה סביב סיכה קלט: עקבות נחושת המונעים על ידי אותו מתח כמו קלט (קל עבור buffer, שכן שני קלטים הם באותו פוטנציאל) כי מתפתל זרמי דליפות הרחק מן הצומת הרגיש.
• במקרים קיצוניים, ליישם טכניקת גפיים שבו כונן השומר נשלט באופן פעיל.

(ב) ⁇ :0) [13] דוגמה ל"טבעת":2 (ב) ל"ד-העל" (ב) ל"ד-העל-פני-העל-פי ה', ה') הוא סימן צר, אשר קשור ל"לא-התפלות" נמוכה באותו מתח (למשל, תפוקה באמצעות buffer).

שיקולים ב High-Impedance Buffers

ה-buffer עצמו מוסיף רעש לאות.רעש הכולל בפלט תלוי בדחיסות המתח של mp, צפיפות הרעש הנוכחית, ואת המקור אימפולסיביות גבוהה, הרעש הנוכחי (ב) זורם דרך המכשול המקור מייצר מונח רעש מתח (ב × Zsource) השולט לעתים קרובות., בחירת mp עם רעש נמוך הוא קריטי JF / לפעמים יש טווח רעש גבוה יותר, בעוד CMOS CMS לפעמים יש קצת יותר גבוה יותר, בעוד שלעתים קרובות יש CM.

לדוגמה, ל- OPA140 (JFET) יש רעש נוכחי של 1 fA / ⁇ Hz; עם מקור 10 M ⁇ , זה מניב 10 nV / ⁇ Hz רעש תרמי.רעש המתח של mp (5.1 nV / ⁇ ) ולאחר מכן שולט. a CMOS CMHz כמו LMP21 יש 4.7 nV / ⁇ רעש ו 0.2 p / A מתח הנוכחי, כלומר, 000 גבוה יותר, 000 / ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

עיצוב מינימום רעש

• התאמת המקור להתנגדות הרעש של האמפ כדי להשיג את המספר הנמוך ביותר של רעש.
• השתמש מסנן נמוך על פלט ה-buffer כדי להגביל רוחב פס לתדירות הגבוהה ביותר של האות - זה מקטין רעש משולב הכולל.
• שמור על הטמפרטורה הממוקדת נמוכה; התנגדות לרעש תרמי ( ⁇ 4kTR) בקנה מידה עם טמפרטורה.
• בחר התנגדות עם רעש עודף נמוך (סרט מטבולי), במיוחד ברשת משוב אם נעשה שימוש.

רגישות ועומסים רגישים

חיישנים רבים בעלי יכולת גבוהה קשורים למצח דרך כבל ארוך, אשר מוסיף קיבול משמעותי.אם האמפ לא יכול לנהוג בציפוי של הכבלים ללא אווסוציאלציה, המערכת הופכת לבלתי אפשרית.

• תייעץ עם גיליון נתונים של אמפ עבור העומס המקסימלי כי הוא יכול לנהוג ברווחת אחדות.
• אם העודף עולה על הגבול, להוסיף התנגדות קטנה (Riso) בסדרה עם הפלט, בדרך כלל 20-100 ⁇ .זה מבודד את העומס הקפיטל מוסיף אפס בתפקוד ההעברה, שיפור שולי שלב.המסחר הוא עלייה קלה בתפוקה בתדרים גבוהים.
• לחלופין, השתמש ב- mp תוכנן במיוחד עבור עומס גבוה, כגון OPA2192 או LT6220.
• הוסף משוב קטן capacitor (למשל, 1-10 pF) במקביל עם קישור משוב ישיר כדי לגלגל את רווח הלולאה בתדרים גבוהים ולמנוע oscillation.

המונחים: high-Impedance Nodes

הפריסה הפיזית יכולה לעשות או לשבור חיץ גבוה של Leakage זרמים מן העקבות הסמוכים, קיבול פרסיטי, ו איסוף רעש הופך משמעותי כאשר ההפחתה של 10 M ⁇ .

• (ב) אורכו של [[המאה ה-1]], [[1924]], [[1924]]]], [[1924]]]], [[1924]]]], [[1924]]]]]]]], [[1924]]]]]], [[1924]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]]], [[1924]]]]]]]]]]
• (ב) ⁇ :0) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) ,0) טבעת: ⁇ 1 כפי שהוזכר קודם לכן, מקיפים את הסימון עם טבעת הקשורה לצומת של מחסור נמוך באותו פוטנציאל.
• (ב) ,0) ,About מטוסים מתחת לקלט: FIRLT:1 , Stray Capacitance toקרקע להפחית את הניכויים בתדרים גבוהים.
• (ב) לא ניתן להזיז את האותות: לא ניתן להזיז אותות של התנגדות גבוהה ליד דרך חיבור למטוסי חשמל רועשים.

המונחים: the Buffer Circuit

לפני בניית אבטיפוס, סימולציה של ה-buffer באמצעות SPICE (למשל, LTspice, PSpice, או QUCS).הסימולציה צריכה לכלול:

• מודל מאקרו של היצרן.
• המקור (אמיתי וחדשני)
• עכבות עומס (כולל כרובות כבל).
• אספקת חשמל מפצה רשתות
• כל התנגדות להגנה על קלט.

סימבול מסייע לאמת יציבות על ידי בחינת שולי השלב של רווח הלולאה.זה גם מגלה את ההשפעה של קיבולת פרציטי מפריסה (העברה כמה pF מהקלט לקרקע למודל קפיקטנס). התאמת רכיבי פיצוי (Riso, משוב) עד שהעיגול יש לפחות 45 מעלות של מרווח עבור רווח אחדות.

דרישות של High-Inputer

אלה buffers הם בכל מקום במערכות אנלוגיות דיוק. דוגמאות לא ניתנות להשגה כוללות:

חיישנים ביו-רפואיים

אלקטרוקרדיגרמה (ECG) ואלקטרומנטולוגרם (EEG) אלקטרודות יש אימפולס מקור גבוה (בדרך כלל 1–100 M ⁇ ) buffer ממוקם ישירות באתר אלקטרודה מונע אותות אטמורציה ומפחית את ההתערבות מממצאים של כבלים.

צילום: Front-Ends

מגבר Photodiode דורש לעתים קרובות תצורה של transimpedance, אבל אם photodiode משמש במצב photovoltaic (טיה אפס), הפלט שלה הוא גבוה מאוד. a buffer ניתן להשתמש כדי לקרוא את המתח פתוח-circuit מבלי לטעון את הדיאודה. בדומה, צינורות photomiplier ו microchannels לייצר פולסים נוכחיים בלחץ גבוה כיעיל מ abu עוד לפני הדגימה.

חיישנים Piezoelectric

Accelerometers וחיישנים בלחץ המבוססים על חומרים אדזואלקטריים לייצר מטען בתגובה ללחץ מכני.הקוד שווה ערך הוא גבוה מאוד (1010-10-12 ⁇ ⁇ ) A bu עם <100 FA הטיה הנוכחית והקטב נמוך יותר (למשל, OPA128) נדרש להימנע מפירוק החיישן.

כימיקלים ו- pH אלקטרודות

לאלקטרודות pH זכוכית יש התנגדות של 10-1000 M ⁇ בטמפרטורת החדר. a high-impedance buffer (input הנוכחי < 1 pA) יש צורך לקרוא את מתח ה- pH במדויק. CMOS ps כגון LMC6042 או LMC6062 הם אפשרויות פופולריות.

אודיו וחקירה

אודיו גבוה, מעגלי חיץ משמשים בפלט של מטיפים פסיביים או איסוף גיטרה כדי לשמור על איכות כללית. instrument amplifiers לעתים קרובות לשלב buffer in the קלט כדי לשמור על דחייה נפוצה גבוהה.

בדיקות ואימות

לאחר ההרכבה, לאמת את הביצועים של ה-buffer:

• <חזק>DC offset: מודד את מתח הפלט עם קלט קצר לקרקע (או באמצע-supply) ההתחלה צריכה להיות בתוך מפרט הנתונים של mp (למשל, <1 mV).
• (ב) ,0) ,9 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
• (ב) ⁇ :0) ⁇ : ⁇ : ⁇ 1 (ב) השתמש מנתח ספקטרום או או או אוקטילוסקופ עם FFT כדי לצפות בקומת הרעש של התפוקה.
• (ב) [התשובה:] ⁇ : [ה]: [ה]] [ה]]] ,[דרוש מקור] נמוך, והתבונן בפיצוי או טבעת.

מלכודות נפוצות וכיצד להימנע מהם

• <חזק>אבחון של קיבולת קלט: הקבלה של amp (common-mode ו differential) בתוספת cbtance מסובבת מפצה קיבולית עם אימפולס המקור, הגדלת אותות גבוה קידוד.בחר אמפ עם קפיאנט נמוך (למשל, <5F) והמשך עקבות קצרות.
• (FLT:0) הפעלת מתחים בלתי הולמים של אספקת חשמל: חיישנים מסוימים דורשים את הבקר לפעול ברמות אות ליד מסילות האספקה. בחר אמפ עם קלט מסילות רכבת ופלט אם יש צורך.
• (FLT:0) קבלת השחרור האלקטרוסטטי (ESD) הגנה:FLT:1 פסגות סטיות גבוהות פגיעות ל- ESD. הוסף סדרה התנגדות (1-10 k ⁇ ) ו diodes או Zener clamps to בתוך ההיצע מסילות.
• (FLT:0) עידוד על אספקה אחת ללא הטיה: קיד 1 (For Single-supply הפעלה, הקלט עשוי להיות מוטה למתח באמצע-הrail (למשל, באמצעות מתפצל התנגדות ו-buffer שני) להבטיח את רשת ההטיה מציגה מכשול נמוך למנעול של ערפל כדי למנוע לכידת רעש.

מסקנה

תכנון מעגל buffer עם amp הוא משימה פשוטה כאשר המכשיר הנכון נבחר הפריסה מבוצעת עם טיפול.המפתח הוא להתאים את הטיית קלט של mp הנוכחי, רעש, ורוחב רוחב פס אל תדרי המקור והאותתות. על ידי בעקבות עקרונות העיצוב, סימולציה, וטיפים מעשיים כאן, מהנדסים יכולים לבנות בישרין כי יש משמר את אותות רגישים של ניטור חזותיים על פני תאים.

לקריאה נוספת, מומלץ להתייעץ עם רשימות היישום של יצרני mp:0 (Analog מכשירים AN-240: High Impedance Buffer DesignofLT:1 ו-FLT:2TI SBOA003: Op Amp Inputance and Bias CurrentFLT 3: משאבים אלה מספקים תובנה עמוקה יותר לתוך קצב ההטיה של ביטול ותיקון הטבעת הנוכחי.