כמו טכנולוגיה לבישה הופכת לפופולרית יותר ויותר, הביקוש מיקרו-מעבדים יעילים באנרגיה מעולם לא היה גדול יותר.מעקבי כושר וצופים חכמים לצגים רפואיים מתקדמים ומשקפיים משופרים למציאות, מכשירים אלה מסתמכים על מעבדים זעירים, מופעלים סוללות כי חייבים לאזן ביצועים גבוהים עם כוח מינימלית כוח שואבת פיתוח זה הם מעבדי הדרכה מורכבים (CISC) מיקרו-מעבדים, אשר ידועים באופן מסורתי עבור מערכות ההוראה העשירות וגבוהות באמצעות פונקציות כוח צוות אבטחה מורכבות, אשר דורשות כוח מחשוב, אשר מופעלת כוח צוות אבטחה, כמו גם כן, עם תכונות אבטחה מיקרו-מרכז יעיל של פונקציות אבטחה מיקרו-מרכזיות מורכבות, עם פונקציות אבטחה.

מאמר זה חוקר את עקרונות הליבה של ארכיטקטורת CISC, את מגבלות הכוח הספציפיות של מכשירים לבישים, ואת טכניקות עיצוב נמוכות כוח מתקדמים המאפשר מעבדי CISC מודרניים לשגשג בסביבות כוח אולטרה-נמוך.We willבחן גם טכנולוגיות מתפתחות ומגמות בתעשייה המבטיחות לדחוף את הגבולות של מה אפשרי במחשוב לביש.

הבנת CISC Microprocessors

CISC (מדריך מורכב הגדרת מחשב) מיקרומעבדים נועדו לבצע הוראות מורכבות באמצעות פחות שורות קוד הרכב בהשוואה לעמיתיהם RISC.כל הוראה יכולה לבצע משימות ברמה נמוכה כגון פעולות זיכרון, חישובים ⁇ , ושליטה זרימה בצוקוד אחד. גישה זו מפחיתה את מספר ההוראות לתכנית וסימולציות עיצוב, אך היא מגבירה את המורכבות של יחידות הקוד והביצוע של המעבד.

מבחינה היסטורית, ארכיטקטורות CISC שלטו בשוקי המחשב האישי והשרתים.משפחת x86 שפותחה על ידי אינטל ו- AMD, היא הדוגמה הבולטת ביותר, המציעה עשרות שנים של תאימות לאחור ומערכת אקולוגית עצומה של תוכנה.עם זאת, יעילות הכוח של עיצובים כאלה הייתה דאגה מתמשכת.במכשיר בעל עונד, המעבד חייב לספק ביצועים מספיקים עבור משימות כמו היתוך נתונים, תקשורת אלחוטית, משתמשים והופכים את ממשק בזמן הפעלתו של כמה מאות שעות.

מאפיינים מרכזיים של מעבדי CISC המשפיעים על צריכת החשמל כוללים:

  • יחידות בקרה:0Microcoded Control:FLT:1 הוראות מורכבות שבורות לרצף של שיתוף פעולה מיקרו-פעולה, הדורשות לוגיקה נוספת ומחזורי שעונים.
  • (ב) אורכו של הוראה:0) ,(התמורה: ⁇ :1) יש לטפל בהוראות של גדלים שונים, מורכבות מוגברת ואנרגיה להוראת קודקוד.
  • (FLT:0) ביצוע מחזורי של רב-מיני: FLT:1 , הוראות רבות לוקחות מחזורי שעונים מרובים כדי להשלים, המוביל לכוח דינמי גבוה יותר.
  • (FLT:0)Large לרשום קבצים ו caches:03F1) כדי להפחית את השקיפות של גישה לזיכרון, מעבדי CISC לעתים קרובות לשלב כיבים אכילים, אשר צורכים כוח סטטי ודינמי.

למרות האתגרים הללו, ההתקדמות האחרונה בעיצוב כוח נמוך הפכו את CISC אפשרות מעשית עבור יישומים לבישים.לדוגמה, מעבדי Quark ו Atom של אינטל, המבוססים על ארכיטקטורת X86 CISC, כבר הוצבו במערכות משובצות בעלות כוח נמוך ולבושות. בדומה, מעבדי G-Series המוטבעים של AMD ממנפים את עיצוב CISC בקומפקטי, אנרגיה-confins מאומנים סביבות.

מפתח כוח מוביל בעיצובים CISC

כדי לעצב ביעילות מעבדי CISC יעילים לאנרגיה עבור לבישים, מהנדסים חייבים להבין את המקורות העיקריים של פירוק חשמל.אלה יכולים להיות מסווגים לכוח דינמי, כוח סטטי וכוח קצר-circuit.

כוח דינמי

כוח דינמי נצרך כאשר טרנסיסטורים עוברים בין מצבים לוגיים.זה פרופורציה ישירה למתח התפעולי המקובע, תדירות השעון, וגורם הפעילות (השבריר של השערים המתגים למחזור השעון) במעבדים של CISC, המורכבות של הנתוניםפטים ולוגיקה בקרה מובילה לגורמי פעילות גבוהים, במיוחד במהלך הוראה דה-קודמת וביצוע של הוראות מיקרוקודמות.

כוח (Leakage) Power

כוח סטטי, או זרם הדלפה, זורם גם כאשר טרנזיסטורים אינם עוברים.זה הופך דומיננטי בצומת תהליכים קטנים יותר (למשל, 28nm ומתחת) במעבדים לבישים, אשר חייב להישאר אדיש לתקופות ארוכות כדי לחסוך סוללות, זרם דליפה יכול לרוקן את הסוללה גם כאשר המכשיר אינו בשימוש.טכניקות כגון פיזור חשמל ושימוש של טכנולוגיות גבוהות / מטבוליות הם הכרחיים למזער טכנולוגיות כוח עמוק.

כוח קצר-Circuit Power

כוח קצר-circuit מתרחש בקצרה במהלך המעבר כאשר הן רשתות למשוך ומושך פועלות בו-זמנית. בעוד שבדרך כלל חלק קטן של כוח מוחלט, זה יכול להיות משמעותי מעגלים מעוצבים בצורה גרועה. נפיחות קפדנית של טרנזיסטורים ועלייה / נפילה עוזר להפחית את זה.

בהקשר של מכשירים לבישים, המעבד חייב גם לנהל את הכוח מפריפריה כגון חיישנים, רדיו אלחוטי, ומציגים. גישה מערכת הוליסטית-על-צ'יפ (SoC) שבו הליבה של CISC משולב עם מאיצים כוח נמוך ייעודי ומעגל שינה, לעתים קרובות מאומצת.

אתגרים ביישומים לבישים

מכשירים לבישים מציבים דרישות ייחודיות בעיצוב מיקרו-מעבד.המאמר המקורי המפורט מספר אתגרים; אנו נרחיב על כל אחד עם חיבור עמוק יותר והשלכות מעשיות.

יכולת סוללה מוגבלת

סוללות לב מחוספסות בגודל ומשקל. שעון חכם בדרך כלל בתים סוללה של 200-500 mAh, בעוד שעוקב כושר עשוי להיות 50-200 mAh.עבור מעבד CISC פועל בתדרים אפילו בינוניים (למשל, 200 MHz), צריכת הכוח הפעיל חייב להיות נשמר גם מתחת 100 מ"מ כדי להשיג יום שלם של פעולה.

דרושים שעות ארוכות

משתמשים מצפים כי ללבושים להימשך לפחות יום, לעתים קרובות יותר, על מטען יחיד.פעולה רציפה כולל משימות רקע כגון ספירת שלב, ניטור קצב הלב, וחיבור בין שתי האנרגיה הנמוכה (BLE) הליבה של CISC חייב להיות מסוגל להתעורר ממדינות שינה עמוקות, ביצוע חישובים תקופתיים, וחזר לישון במהירות.האנרגיה הנמשכת במהלך מעברים (הק-up-up-up-and Sleephead) יכול לשלוט בתקציב האנרגיה הכולל אם לא מצמצם.

מינימום Constraints

הגודל הפיזי של SoC מוגבל. A קטן יותר מת מקטין את העלות ומאפשר מכשירים קומפקטיים יותר, אבל זה גם מפחית את היכולת לשלב כיבים גדולים או ליבות מרובות. עיצובים CISC, אשר לעתים קרובות מסתמכים על 32-64 KB של L1 cache וכמה מאות KB של L2 cache, יש ליישם בטביעה קטנה.

ניהול ביצועים עבור ניתוח נתונים בזמן אמת

מכשירים לבישים חייבים לעבד נתוני חיישן בזמן אמת עבור יישומים כגון זיהוי בסתיו, ניתוח ECG או זיהוי קולי. בעוד מיקרובקר פשוט (למשל, ARM Cortex-M) עשוי מספיק עבור משימות בסיסיות, אלגוריתמים מורכבים יותר תועלת מהמקבילה ברמת ההוראה גבוהה יותר ומערך ההוראה העשיר יותר של מעבד CISC. האתגר הוא לבצע אלגוריתמים אלה ללא עודף כוח לעתים קרובות, ארכיטקטורת חומרה heterous הוא שימוש ב-C חזק.

טכניקות עיצוב בעלות כוח נמוך עבור מעבדי CISC

מהנדסים המציאו סוללה של טכניקות כדי להפחית את צריכת החשמל במיקרו-מעבדים של CISC תוך שמירה על הביצועים הדרושים.טכניקות אלה אורך מעגל, לוגיקה, מיקרו-ארכיטקטורה, ורמות המערכת.

שעון GING ו-Power Gating

גלי שעון הוא טכניקה מבוססת היטב המבטלת את אות השעון ליחידות פונקציונליות לא בשימוש.לדוגמה, אם יחידת הצף (FPU) אינה נדרשת, השעון שלה ניתן לשער, חיסול צריכת חשמל דינמי ברשומות של FPU ולוגיקה.במעבדים חסימת CISC, שעון גירוד מוחל ברמת המיקרו-פעולה - כאשר הוראה מורכבת מקודמת, רק את יחידות הכוח הרלוונטית ו/אונקציה מופעלת) על ידי כוח לחץ ראש (לדוגמה, לחץ ראש).

דינמי וולט ותדירות גבוהה Scaling (DVFS)

DVFS מאפשר למעבד להתאים את מתח התפעולי שלו ואת תדירות השעון בזמן אמת בהתבסס על דרישות עומס העבודה. במהלך משימות קלות כמו קריאה הודעה, המתח והתדירות יכולים להיות מופחת למינימום (למשל, 0.6V ב 50 MHz), צמצום כוח דינמי (כיוון שקשקשים כוח כוח פעולה עם V2f) עם התפוצצות חישוב הוא צורך, את המתח ניתן להעלים (למשל, כלומר, ב-ידי מעבד מהיר של AMD) כדי למזער שינויים ב-DVF) בתדירות גבוהה יותר מ-DVF).

המונחים: system Optimization

בעוד הפילוסופיה של CISC היא לספק הוראות מורכבות, רבים מההוראות האלה משמשים לעתים רחוקות בעומסי עבודה עונדים. מעצבי יכול ליצור תת-קבוצה של מערכת ההוראה אשר מותאם לאלגוריתמים טיפוסיים לעיבוד חיישן.זה עשוי לכלול:

  • (FLT:0) Macro-op fusion:FLT:1 משלב מספר הוראות פשוטות לתוך מיקרו-op אחד כדי לשפר את יעילות הצינור ולהקטין את אנרגיית ה- Bring ו-code.
  • (FLT:0) מאיצים של פעולות נפוצות: FLT 1 לדוגמה, הוראה אישית עבור כפל-אקומציה (MAC) המשמש סינון יכול להפחית את מספר ההוראות שבוצעו.
  • (ב) ⁇ :0) ⁇ : ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

על ידי התאמת מערך ההוראה או יישום יישומים לבישים, מעצבים יכולים להשיג חיסכון באנרגיה של 20 עד 40% ללא ביצוע מקרי הקרבה.

תהליך ו- Voltage Scaling

(הופנה מהדף LT-Ralverse Process node (למשל, מ-28nm ל- 7nm) מקטין את הכוח הדינמי וה סטטי עקב הפחתת היבול וצמצום מתח האספקה.עם זאת, צמתים חדשים יותר יקרים ועשויים להיות דליפות גבוהה יותר במתחים נמוכים יותר של אינטל (NTV) מפעילה את המעבד באספקת תאים קרובים לסף (RV) נמוך באופן משמעותי, אך הוא נמוך באופן משמעותי, אך הוא נמוך יותר, אך הוא נמוך יותר, כלומר, בתאים).

אדריכלות רב-קולגנית

אסטרטגיה פופולרית במחשוב נייד ולבוש הוא לשלב הליבה של CISC בעל ביצועים גבוהים עם ליבות חד-עוצמה גבוהה יותר אולטרה-נמוך.האדריכלות הגדולה.LITTLE (ששימוש על ידי ARM, אבל גם החלים על עיצובים CISC) למטה הליבה הגדולה של CISC כאשר לא צריך ורץ משימות רקע על הליבה הקטנה.

זיכרון ה- Hierarchy Optimizations

גישה לזיכרון היא מקור עיקרי של צריכת אנרגיה, במיוחד אם הנתונים מופקים מהמעבדים של CISC בדרך כלל יש רמות מרובות של cacheables, L1 cache (16-32 KB) שפועלים במתח נמוך ניתן להשתמש.יתר, תוך שימוש בקוד תיקון שגיאות (ECC) יכול להפחית את הצורך עבור להקות משמרות, ומאפשר הפעלה בלחץ נמוך יותר של לחץ דם (תוספת לחץ דם) כדי להפחית את רמת הגישה הקריטית (C) באופן מלא.

מחקרים ודוגמאות

כמה מעבדים בעולם האמיתי מראים כיצד עקרונות CISC מותאמים ליישומים בעלי עוצמה נמוכה ו-IoT.

אינטל Quark SoC

משפחת Quark של אינטל, במיוחד D2000 ו- SE-series, היא מעבד של 32 סיביות x86 CISC המיועד עבור מערכות משובצות אולטרה-עוצמה.זה כולל צינור יחיד, מסדרה, עם שעון gating ו- cache קטן.The Quark D2000, לדוגמה, צורכת כ-1.5mW בשינה עמוקה ו -30mW במצב פעיל (ב- M86) תומך ב-xicowtextextextextextextexing כלים סטנדרטיים.

AMD Embedd G-Series

מעבדי G-Series של AMD משלבים ליבות X86 CISC עם גרפיקה ראדון על מוות יחיד, מיקוד מכשירים מוטבעים כוח נמוך כוח נמוך. GX-210JA, למשל, פועל ב 6W TDP. בעוד לא ככוח נמוך כמו Quark, מעבדים אלה משמשים משקפיים חכמים ולהגדיל את ראשי המציאות שבהם יש צורך בביצועים גרפיים של AMD וטכנולוגיות קצה כדי להתאים את זמן לתדירות של מערכות פיתוח לוח זמנים.

RISC-V-V-based CISC Emulation

מעניין לציין כי כמה חוקרים חוקרים בוחנים דרכים לחקות את מערכות ההוראה של CISC על ליבת RISC-V כדי להשיג יעילות אנרגיה טובה יותר.על ידי יישום שכבת מתרגם שממירה את הוראות x86 ל- RISC-V מיקרו-שיתופי פעולה, הם יכולים למנף את יעילות הכוח של ליבות RISC-V מודרניות תוך שמירה על תאימות תוכנה. גישה זו מייצגת שילוב היברידי בין CISC ו- RISC, המשלבת את הטוב ביותר של שני העולמות עבור יישומים אפשריים.

טכנולוגיות מתפתחות וכיוונים עתידיים

העתיד של מעבדי CISC יעילים באנרגיה עבור לביבשים מעוצב על ידי המשך ההתקדמות בחומרים, עיצוב מעגלים וארכיטקטורה.

ליד: The Near-Threshold Voltage (NTV)

החברה מבטיחה לקצץ כוח דינמי על ידי סדר גודל, אבל היא מציגה אתגרים עם ביצועים וגמישות. מחקר בהטיה גוף הסתגלות וארכיטקטורה עמידת שגיאות עוזר להפחית את הבעיות האלה.עבור לביבות CISC יכול לפעול ב- 100 מ"מ עם תקציבי כוח תחת כמה וואט תוך ביצוע עבודה מועילה.

אינטגרציה ללא זיכרון

מתפתח זיכרונות לא-volatile כגון MRAM (זיכרון מגנטוריטיבי) ו- RRAM (זיכרון זיכרון רציני) ניתן להשתמש בהם מהר, קלפי כוח נמוך או לוחות שריטות.הם שומרים נתונים כאשר הכוח הוסר, ביטול הצורך לרענן זיכרון או לרענן מחדש מפלאש.במעבד CISC, מ-L2 מטמון מבוסס M יכול להפחית באופן דרסטי את כוח הדלפה נמצא כבר 28 מ"מ"מ.

בקרת השעון והוולפלקס

מעבדים עתידיים ישלבו חיישני שבב (זמן, תנוחה מתח, תהליך) לתדירות שעון נוח ותפקוד אספקה בזמן אמת.שליטה הסתגלות זו מאפשרת עיצוב לפעול קרוב יותר לנקודת האנרגיה המינימלית בטווח רחב של תנאים.קשת CISC ליבות עם בקרה מיקרוקודד יכול ליהנות מניהול אנרגיה "רק בזמן" אשר מקטין בהתבסס על מתחים צפופים.

אישור דומיינים-Specific Acceleration

במקום להסתמך רק על הליבה של CISC עבור כל חישובים, עונדים ישלבו מאיצים מיוחדים עבור משימות כמו רשת עצבית, היתוך, ופעולות קריפטוגרפיים. מאיצים אלה יכולים להיות מיושמים כמו מנועים מיקרוקוד מותאם אישית או כמו מרחיבים מתקדמים של Intel C, אבל הם כוללים תמיכה משולבת מתוחה, מאחזים חישובים מטה לבלוקים נמוכים אלה, אך הם כוללים את ה-ARMx CX CLCD תמיכה נמוכה יותר, אך ורק ל-R.

מסקנה

תכנון מיקרומעבדים יעילים של CISC עבור טכנולוגיה לבישה הוא מטרה מורכבת אך אמינה. על ידי שילוב טכניקות ניהול חשמל מסורתיות - שעון gating, כוח gating, DVFS - עם חידושים אדריכליים כגון עיצובים רב-coreים heterogeneous, צפיפות מערכת אופטימיזציה של מערכת ההפעלה, ופעולה קרובה-Creative-reshold, מהנדסים יכולים ליצור מעבדים של CISC המספקים את הביצועים הדרושים עבור חוויות לב עשירות תוך כדי שיפור יעיל יותר, בעוד שתהליך אבטחה גמיש של מערכת ההפעלה של מערכת הבריאות של מערכת החיסון CDC, וזיכרון פתוח יותר, נמשך בין הסוגים של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של CSC, אשר נמשך יותר, כמו גם על מנת לפתח את היכולת של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת החיסון, ומערכת תמיכה פשוטה יותר, כלומר, כלומר, קרוב-C של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של מערכת ההפעלה של CSC, קרוב-ידי צוות תמיכה פשוטה יותר, קרוב-ידי צוות CSC, קרוב-ידי צוות CSC, קרוב-ידי צוות תמיכה פשוטה יותר, קרוב-ידי

ההצלחה המתמשכת של הטכנולוגיה לבישה תשקע על היכולת לארוז חישוב מתוחכם יותר ויותר לתוך מעטפות כוח קטנות יותר אי פעם. CISC מיקרומעבדים, עם היסטוריה ארוכה של חדשנות ותמיכה בתוכנה רחבה, הם מוכנים לשחק תפקיד חיוני בעתיד זה, כל עוד מעצבים נשארים מחויבים לעקרונות יעילים באנרגיה.