תכנון ממירים אנלוגיים-לספרטיים מהירים (ADCs) לניווט רכב לידר ואוטונומי הוא משמעת הדוחקת את הגבולות של פיזיקה למחצה, עיצוב מעגלים ושילוב מערכת. as אוטונומי לנוע מטיפוסים ניסיוניים לציי ייצור, הביקוש ל- ADCs אשר בו זמנית יכול להשיג גיטרות חד פעמיות-צדדיות (GS), מספר גבוה של סיביות (ב) וסימנים מדויקים של קיבולת גבוהה יותר, לא הייתה נמוכה יותר, אשר לא ניתן להשיג את רמת עוצמה גבוהה יותר של תאים דיגיטליים.

תפקיד ADCs ב- Lidar Signal chains

מערכות לידר מודרניות פולטות דופקי לייזר קצרים - לעתים קרובות ב- pico השני לטווח ננו השני - ומדידות את זמן הטיסה של האור השתקף.החזית המקלט ממירה את החזרה האופטית לתוך זרם, מגברה אותו, ומאכילה אותו לתוך ADC. ADC חייב לטעום אות זה בשיעורים משמרים את הצורה והתזמון של הדופק; אפילו כמה פיטורים של ג'י שניות יכול לתרגם ערפל חלקי (או מערפל) מערפל עמוק יותר מערפל, מערפל, ממרחק, או מערפל, מערפל, מערפל, מערפל כפול, או מערפל, מערפל, מערפל, מערפל, מערפל, מערפל, מערפל, מערפל, מערפל, מערפל, או מערפל, ממרחק של ערפל, או ממרחק של ערפל, מערפל, ממרחק של ערפל, מערפל, מערפל, מערפל כפול, מערפל, מערפל כפול, מערפל, או מערפל כפול, מערפל, ממרחק של ערפל, או ממרחק של ערפל, מערפל, מערפל, ממרחק של ערפל, מערפל, מערפל, מערפל, ממרחק של ערפל, או מערפל, או

מעבר ל-Time-of-טיס, תדר-מודולד רציף גלי (FMCW) לידר דורש זיהוי קוהרנטי, שבו ADC תופס את תדירות הפעימה בין השילוח המשוחזר לבין האות החוזר. גישה זו מטילה אפילו ליניאריות נוקשה יותר ודרישות רעש, לעתים קרובות דורש >12-bit ENOB ב-GHz רוחב פס.

אתגרים עיצוביים מרכזיים עבור High-Speed Lidar ADCs

פיתוח ADCs שפועל בתדרים מעל 1 GHz תוך שמירה על הדיוק הדרוש לניווט אוטונומי מציג מערך רב-פנים של אתגרים.אלה יכולים להיות מחולקים לארבעה תחומים עיקריים: זהות, פיזור חשמל, החלטה לעומת מהירות המסחר-offs, ו- latency.

אותות ב Multi-GHz Frequencies

בשיעורי דגימה מעל 1 GSPS, כל חוטי קישור הופך קו שידור.חוסר התאמה, קפיאנטים טפיליים, והתערבות אלקטרומגנטית (EMI) יכול להפיג את האות האנלוגי לפני שהוא מגיע אי פעם למהנדסים.מסמך בקפידה יחס מוגן בקפידה, שימוש בסימן גירודנות, וליישם על סיום כדי לשמור על נתיב נקי.

ניהול חשמל ו-Thermal Management

במהירות גבוהה ADCs הם כוח-hungry. A טיפוסי 4-GSPS, 12 סיביות להמיר יכול להתפזר כמה וואט, וברכב עם יחידות לידר מרובות, כי חום חייב להיות הוסר ללא קירור נוזל פעיל. יעילות כוח (מחושים גם בתוך pJ / conversion-Step) הוא דמות קריטית של ערך.מעצבים להשתמש בתהליך מתקדם nodes (למשל, 28mn טמפרטורה קפדנית, שמירה על חשמל דינמית, כמו שעון חום) וטמפרטורה קפדנית, כמו דינמית, דינמית, כמו גם דינמית, לוגיקה קפדנית).

החלטה נגד מהירות המסחר

ההחלטה הגבוהה מאטה את ההמרה כי כל חלק דורש שלבים נוספים של קושרים או מחזורי המרה.עבור לטר, החלטות טיפוסיות נע בין 10 ל-14 ביטים. 10 סיביות ADCs יכול להשיג מהירויות גבוהות מאוד (למשל, 10 GSPS) אבל לספק טווח דינמי מוגבל, בעוד 14 סיביות לגימורים מציעים לינאריות גבוהה עבור אותות קלים אבל עשוי להגיע 2-3SPS הנכון תלוי על האיזון בין 12 ל- 14 ליטרים, לעתים קרובות, בעוד ש"לקטלר"לקט"לספקט"ר מציע לינאריות, בעוד שלעתים קרובות, בעוד 14 ליטרים, בעוד ש- 10 ליטרים, 000 רזולוציה מלאה, 000 רזולוציה מלאה, 000, 000 רזולוציה גבוהה יותר, 000, לעתים קרובות, 000, 000, 000, 000, 000, 000, לעתים קרובות, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000, 000 רזולוציה מלאה, לעתים קרובות, לעתים קרובות יכול להשתמש ב- 14 ליטרים, 000 רזולוציה מלאה, 000 רזולוציה מלאה, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה יותר, 000 רזולוציה גבוהה

חוסר יכולת לשליטה בזמן אמת

כלי רכב אוטונומיים חייבים להגיב בעיכובים פיפיריים דרך שרשרת העיבוד של ADC ומאוחר יותר מצטברים.עבור החלטות קריטיות בזמן כמו חטיפה חירום, אפילו כמה מיקרו-שניות של ה- ADC המרה יכול להיות בעייתי.Pilined ADCs מציגות משיכה ⁇ של מספר מחזורי שעון, בעוד פלאש והצלחה-appreximation-register (SAR) מציעים לעתים קרובות יותר לדלקת ריאות (DLC) עם הפחתת הפחתת הפחתת המעבדים דיגיטליים.

הופעות קריטיות עבור Lidar ADCs

מעבר לקצב ורזולוציה, כמה מדדים פחות מובנים קובעים אם ADC מתאים ל-Lydar.

  • (FLT:0) מספר מלא של ביטים (ENOBIR): 1:1 ההחלטה בפועל, מוגבלת רעש בתדירות הריבית. A 12 סיביות ADC יכול רק לספק 9.5 ENOB ב 1 GHz קלט. מעצבי לינדר צריכים לדעת את ENOB על פני רוחב הפס המלא של קלט, לא רק ב- DC.
  • (FLT:0) ,Spurious-Free Dynamic Range (SFDR): FLT:1 Harmonics ומוצרים בין-מודולציה יכולים להסוות אותות החזרה קטנים. SFDR צריך להיות >70 dBc עבור מערכות FMCW כדי למנוע גילויים כוזבים.
  • (FLT:0) Input Noise Density:FearLT:1) אקספרסed in nV / ⁇ Hz, זה חייב להיות נמוך מספיק כדי לפתור אותות ליד רצפת הרעש של photodetector.
  • (ב) ⁇ :0)לוק Jitter: 1 כפי שנדון, ג'ייטר דינגס SNR. Class ADCs Lidar בדרך כלל מציין Jitter מתחת ל -100 fs (RMS).
  • (FLT:0) Power Supply Rejection Ratio (PSRR): סביבות חשמליות של רכב 1:1 הן רועשות.ה-ADC חייב לדחות תנודות רכבת כדי להימנע מהפיכה אל נתיב האות.
  • (FLT:0) ,Temperature Stability:FLT:1Build and offset סחף מעל 40 מעלות צלזיוס ל +125 ° C טמפרטורה יש למזער, לעתים קרובות באמצעות trimming או לולאות דיג דיגיטלי.

אדריכלות ADC עבור High-Speed Lidar

אין ארכיטקטורת ADC אחת אופטימלית עבור כל יישומי לידר.הבחירה תלויה בשילוב הנדרש של מהירות, החלטה, כוח וספירת ערוצים.

פלאש ADCs

המרתף (המתג) משתמשים בבנק של מחוקקים כדי לבצע את המרה במחזור שעון יחיד, להשיג את המהירויות הגבוהות ביותר (עשרות של GSPS) עם זאת, ספירת ה-Comparator גדלה באופן אקספוננציאלי עם החלטה (203FLT:0NFLT:1-1 מקבילים ל-N ביטים), מה שהופך אותם לא מעשיים מעבר ל- 8-10 סיביות בשל כוח ואזור.

המונחים: ADCs

ארכיטקטורות מרופפות לשבור את ההמרה לכמה שלבים, כל אחד עם מדגם שלה, רזולוציה נמוכה ADC, ומגבר חיסוני. הם מציעים איזון טוב של מהירות (עד כמה GSPS) ורזולוציה (12-14 ביטים) צריכת חשמל הוא מתון, ו latmatch הוא כמה מחזורי שעון.

נספח-Reproximation-register (SAR) ADCs

SAR ADCs ידועים יעילות הכוח המעולה שלהם באזור קטן. SAR ממיררים מסורתיים מוגבלים כמה מאות MSPS, אבל עם זמן רב (באמצעות ליבות SAR רבים במקביל), מהירויות יכול להגיע כמה GSPS. ה- Trade-off הוא גדל המורכבות בשעון ומכסה כדי לבטל תקלות בין ערוצים.

זמן קצר - ADCs

זמן-interleaving הוא טכניקה שניתן ליישם על כל ליבה הבסיסית (התפל, SAR, או אפילו פלאש) על ידי הפעלת Mמקביל ADCs עם שעונים מזוהים, שיעור הדגימה האפקטיבי מוכפל על ידי M. האתגר העיקרי הוא לא תואם: רווח, תזמון, והבדלים רוחב פס בין יצירת פיגמנטים בספקטרום דיגיטלי מתקדם אלגוריתמים, כלומר אלגוריתמים של 12SP, המאפשרים מתקדמים יותר, החל מ-מתאים, עם אלגוריתמים, החל מ- 10 אלגוריתמים, החל מ- 10 אלגוריתמים, החלים, החלים, החלים, כלומר, החלים, החלים, אלגוריתמים, החל מ- 10 אלגוריתמים מתקדמים יותר, החל מ- 10 אלגוריתמים מתקדמים יותר, החל מ- 10 אלגוריתמים, מ- 10 אלגוריתמים, מ- 10 אלגוריתמים מתקדמים, החל מ-מתאים יותר, החל מ-מתאים יותר, החל מ-מתואמים, אלגוריתמים, מ-מפס, החל מ-מפס, אלגוריתמים, החל מ-מפס, מ-מפס, מ- 10.

טכניקות מתקדמות לביצועים

כדי לדחוף ADCs מעבר לגבולות קונבנציונליים, מהנדסים מאמצים מגוון של טכניקות עיצוב מתקדמות ו calibration.

דיגיטציה דיגיטלית ורקע

אנליסטים - חסרונות מתקדמים, רווח סופי של OP-amp, capacitor non לינאריות - ניתן לתקן בתחום הדיגיטלי. הרבה ADCs מודרני במהירות גבוהה כוללים על שבב DSP כי כל הזמן לפקח על התפוקה הדיגיטלית ומתאים את משככי קלוריות לרווח, מסט, לינאריות ואפילו תזמון.זה מאפשר ADC לשמור על ביצועים גבוהים יותר מאשר טמפרטורה הדורשת התערבות קליברלית.

גילוי דעת ו-I/Q Demodulation

עבור FMCW Lidar, ADC לעתים קרובות מקטינה ישירות את אות ביניים (IF) לאחר שילוב אופטי.הביקוש הוא פחות על קצב דגימה גולמי ועוד על טווח דינמי רחב רעש בשלב נמוך. כמה עיצובים משלבים I / Q הדגמה על שבב ADC, צמצום המורכבות האנלוגי מלפנים מראש ושיפור דמות הרעש.

Beamforming ו- Multi-Channel SynSyncization

לידרים בשלב זה משתמשים בערוצים מקבילים רבים כדי לנווט את הדבורה אלקטרונית.כל ערוץ דורש ADC ייעודי, וכל חייב להיות מסונכרן בשלב כדי לשמור על המשקלים המרוויחים מדויקים. מנגנוני סינכרון רב-צ'יפ - כגון JESD204B subclass 1 קביעת עצלות ⁇ הם חיוניים לדרגת ADCs מבלי לאבד קוהרנטיות.

Oversampling ו- Noise Shaping

ביישומים שבהם רוחב הפס של אות ה-Ledar צר יותר מאשר קצב הדגימה המקסימלי של ADC, oversampling בשילוב עם עיצוב רעש (בקיצור זמן רב דלה-sigma Modulation) יכול להגדיל את ה-band SNR.למרות דלה-sigma ADCs הם באופן מסורתי מוגבל אודיו ותחת תדרי IF, מחקרים אחרונים יצרו ממירים הפועלים ב-1-2S עם Ebit קצר, אשר הופך את Etern for Etern for Etern for Eterner.

Semiconductor Technologies: ADC Performance

בחירת תהליך ייצור משפיעה מאוד על המהירות והעוצמה של ADC במהירות גבוהה.

  • (FLT:0 CMOS FinFET (16nm, 7nmig): 1FLT:1 מציע ביצועים דיגיטליים מצוינים עבור calibration ו DSP תוך מתן מהירות אנלוגית גבוהה (ft >300 GHz) יעילות כוח היא הטובה ביותר ברמה, אבל ביצועים אנלוגיים (התאמה, ליניאריות) דורש תכנון קפדני כדי להתגבר על הרווח הנטורי של FinETFs.
  • (FLT:0SiGe BiCMOS:FearLT:1) משלב טרנזיסטורים דו קוטביים מהירים (fT >500 GHz) עם CMOS לוגיקה אידיאלי עבור קונסולות חזית גבוהה מאוד (למשל, <10 GHz רוחב רוחב רוחב פס) ושעון נמוך ג'י. SiGe משמש בחלק מהקומים המהירים ביותר ADCs (40G+S).
  • (FLT:0)GaAs ו-InP HBT: FIRLT:1) שמור על המהירויות הקיצוניות ביותר (>100 GSPS) שבו אפילו SiGe לא יכול להגיע.תהליכים אקזוטיים אלה יקרים ויש להם אינטגרציה מוגבלת, אבל הם מופיעים במערכות לידר ברמת מחקר עבור חלל ויישומים צבאיים.

שילוב ושיקולי מערכת

ADCs במהירות גבוהה אינם פועלים בבידוד; הם חייבים להשתלב יחידת הבקרה האלקטרונית של הרכב (ECU) לצד חיישנים, FPGAs, וניהול כוח ICs.

  • (FLT:0) Thermal Co-design: FLT:1 פיזור הכוח של ADC חייב להיות תואם לפתרון הקירור של ECU.בכמה עיצובים, לידר ADCs מרובים לשתף תנור חום משותף עם אוויר או קירור נוזלי.
  • (FLT:0)EMI ו- EMC:FLT:1 כיתה רכב ADCs חייב לעמוד ב- CISPR 25 Class 5 גבולות. Shielded חבילות, ferrite beads על קווי אספקה, ו- ערימה של PCB זהירה הם סטנדרטיים.
  • (FLT:0) Data Interface:BuildFLT:1 , ממשקים סידוריים מהירים כגון JESD204B / C הם כעת סטנדרטיים להעברת נתונים מרובי-GSPS ל-FPGA או ASIC.קצב הנתיב יכול להגיע 28 Gbps, הדורש טכניקות השוואתיות ושלמות זהירה על הלוח.
  • (FLT:0Functional Safety: 1.FLT:1 נהיגה אוטונומית דורש ADCs אשר פוגשים את רמות ASIL-B או ASIL-D.נבנה-in-test-in-test (BIST) ותכונות undancy (למשל, ליבות כפול-ADC) נפוצים יותר ויותר לזהות תקלות ללא פיזור החיישן.

מגמות עתידיות ב-Lar ADCs

דחיפה חסרת הרחמים לביצועים גבוהים יותר, בעלות נמוכה יותר, ובטיחות רבה יותר מניעה מספר מגמות מתעוררות.

In-Pixel and line-Parallel ADCs

חיישנים חד-ארציים ופלאש נעים לעבר מגוון רחב של דיודות יחיד-פוטוני (SPADs) או מצב ליניארי APDs. כדי להימנע מלחץ בקבוק נתונים מסיבי מחוץ ל-chip, מעצבים משלבים ADCs זעירים ישירות בתוך כל פיקסל או עמודה.זמן-Breakd SAR או יחיד-slope ממיררים ניתן לגוון באותו תהליך CM כמו פיקסלים דיגיטליים, עם פיקסלים.

Machine Learning-Driven Calibration and Correction

רשתות נילי המוכשרות על תקלות ספציפיות למכשיר ומפות לא לינאריות יכולות לחזות ולתקן שגיאות ADC בזמן אמת. גישה זו מבטיחה להירגע דרישות עיצוב אנלוגיות, ומאפשרת רכיבים נמוכים יותר תוך שמירה על דיוק ברמת המערכת. חלק מהמחקר כבר מראה שיפור של 2-3 סיביות של ENOB באמצעות תיקון ®.

צילום: ADCs

בטווח הארוך, פוטוניקה ADCs - שבו האות האנלוגי מעובד באמצעות טכניקות אופטיות לפני המרה - יכול לשבור את מחסום המהירות האלקטרונית. sampling אופטי באמצעות לייזרים ממותקים במצב יכול לספק ג'טר מתחת 10 fs, ו גל אורך טווח גליון גליון גליון כפולקס יכול ליצור הרבה ערוצי דגימה מקבילים ללא תקלות בין ערוצים.

מסקנה

ADCs במהירות גבוהה הם המנוף של מערכות לידר מודרניות, על ידי הרחבה, את כל ערימה ניווט רכב אוטונומית ערימה.עיצוב המרירים האלה דורש הבנה עמוקה של צינורות מסחר אנלוגי, שילוב ברמה של מערכת, ואת הצרכים הספציפיים של זמן-of-of-FMCW לידר, אתגרים מרכזיים - הצטיינות מקדימה ב multi-GHz, רזולוציה לעומת מהירות, מהירות ארכיטקטונית, כמו פיתוח שיטות מתקדמות יותר של ניהולית, כמו מהנדסים אוטונומיים, וטכניקות ניהולית, כמו מוליכים למחצה.

(ב) לקריאה נוספת, לחקור את מקורות שרשרת האותות של מכשירים לדלדר (Lar) מקורות שרשרת האותות של LIdar (FLT:2Texas Instruments' Auto ADCEDCEGEFLT 3, ואת הניירת ה-FLT:4IEEE "A 12-bit 4-GS/s Double-Channel ADC for Lidar"FLT5 לתובנות טכניות עמוקות יותר.