הקדמה: האימפולסיבי של מעבדי CISC של Fault-Tolerant CISC

מעבדי הדרכה מורכבים (CISC) נשארים עמוד השדרה של מערכות קריטיות רבות למשימה, מ avionics ובקרי לווינים להשתלים רפואיים ופלטפורמות מסחר קידוד גבוה. כמו מערכות אלה פועלות בתנאים סביבתיים קיצוניים - חשיפה, תנודות טמפרטורה, או התערבות אלקטרומגנטית - ההסתברות של תקלות טרנספורמטיביות קבועות עולה בחדות.

הבנת מעבדי CISC: מורכבות כמו חרב כפולה

ארכיטקטורות CISC מעדיפות את מערך ההוראה העשיר שבו הוראה אחת יכולה לבודד פעולות מרובות ברמת דיוק נמוך, כגון גישה זיכרון, סיבולת, ובקרת זרימה. קלאסיקות כוללות את משפחת x86 ואת עיצובים רבים של מסגרת מורשת עיקרית. צפיפות של מערכת ההוראה מאפשר מתכנתים לבטא פעולות מורכבות בצורה קומבינציה, צמצום גודל הקוד וזיכרון רוחב פס, עם זאת, מורכבות זו מגיעה בעלות: ה-microarchite de cctures חייב לטפל בהוראות מורכבות יותר, ו-Creative סטנדרטיות, כל רמה גבוהה יותר, טיפול במנועי ביצועים.

האתגר הבסיסי בסובלנות של CISC הוא המתח בין סדירות ארכיטקטונית - נדרש לגילוי שגיאות יעיל - ואת אי סדירות הטמונות של לוגיקה שליטה CISC. מעבדי CISC מודרניים מיושמים לעתים קרובות באמצעות שיתוף פעולה מיקרו-פעולה (מיקרו-ops) הדומה להוראות RISC, אבל שכבת התרגום והמנוע מחוץ למסדר להוסיף כי קשה להגן על תוכניות מסורתיות של Redundancy.

האיום: מקורות וקונקווינס של Faults

(הופנה מהדף מעבדי CISC יכולים להיות מסווגים באופן רחב לשלוש קטגוריות:0 השלכות של זיהוי לקוי של EPA1 (המומים או ה- Wear-out), FLT:2 תקלות משתנותFLT 3:0 (התקפיפות של מנגנונים אוטונומיים או התנגשויות של מערכת הגנה עצמית), ועלולים לסבול תקלות חד-פעמיות (אפילו מנגנונים תלויים) של קרינת אבטחה אחת או קרינת אבטחה אחת (למשל, לא ניתן לסבול מנגנונים חד-זמנית).

אסטרטגיות פרוספקטיביות ל-Enhancing Fault Tolerance in CISC Designs

תוכנית מקיפה של ניהול תקלות עבור מעבדי CISC משלבת מספר שכבות של הגנה, מקודמת שגיאות ברמת חומרה ועד למחסום ברמה של מערכת וגלגלבק. להלן אנו מפרטים את הגישות היעילות ביותר, כל אחד עם עלות משלו, מורכבות וכיסוי.

זיהוי שגיאות וקודי תיקון

ברמה הבסיסית ביותר, זיכרון ואלמנטים נתוניםרפיים יכולים להיות מוגנים עם שוויון או יותר קודים תיקון שגיאות חזק יותר (ECC) תיקון חד-טרור, קודים זיהוי כפול-טרור (SECDED) הם כעת סטנדרטיים במערכות רבות של כאב-הזיכרון.עבור מעבדי CISC, מערכת ההוראה (אחריות להנחיות הזנה משתנה - ניכויים מ- ECC כדי למנוע שגיאות סודיות, באופן דומה לרישום של מערכת ההפעלה של XL) עם שגיאות ליבה (L) עם שגיאות הפעלה (Ly) עם שגיאות הפעלה עם שגיאות אבטחה (LyCC) או תיקון ל-LyCC) עם שגיאות הפעלה עם שגיאות אבטחה (reative) עם שגיאות אבטחה (relimatet) עם שגיאות הפעלה) עם שגיאות הפעלה עם שגיאות הפעלה עם שגיאות קבועות עם שגיאות הפעלה עם שגיאות אבטחה (Lycreative EDR) עם שגיאות קידוד CMC2, לעתים קרובות, או תיקון ל-reative) עם שגיאות הפעלה מחדש של מכשיר הגנה על ידי שימוש ב-relimate) עם שגיאות קבוע (relimate to הפעלת קוד פתוח ל-reative) עם שגיאות הפעלה (relimatet) עם שגיאות הפעלה (reative) עם שגיאות הפעלה) עם שגיאות הפעלה) עם שגיאות הפעלה (reCC

אדריכלות: Redundancy Redundancy

Redundancy Spatial משכפל יחידות נתונים קריטיות ומשווה פלטים.הגישה הקלאסית היא משולשת מודולרית Redundancy (TMR), שבו שלוש יחידות הוצאה להורג זהות מצביעות על התוצאה.TMR יכול לסבול כל כשל יחידה אחת והוא נפוץ במעבדים חלליים Avionics. במעבדי CISC, TMR הוא בדרך כלל מיושם על ידי יחידות הביצוע של נקודות קצה וצף, לטפל בדור, לטעון את המטענים של יחידת המטען או יחידת ה-A/אונדפס יחיד על ידי יחידת ה-ה בלבד.

Lockstepping and Dual-Module Redundancy (DMR)

אלטרנטיבה יקרה פחות ל- TMR היא כפולה-מודולודה עם זיהוי שגיאות, אך ללא תיקון מיידי. Two ליבות זהות לבצע את אותן ההוראות במנעול, ונספח דגל כל אי-אפשרות. Upon מזהה פגם, המערכת יכולה לחזור למחסום הקודם, להפעיל מחדש את ההוראה, או אם השבר הוא מתמשך, ליזום ביצועים נעימים של הסרת תפקוד זהה ב-26 ליטרים של אבטחה רגילה (id) אך לא בתדירות גבוהה יותר של ה- ASD2D) היא בעלת תפקוד לא פשוטה יותר על גבי התדירות גבוהה של אבטחה (בטווח אבטחה).

עקבו אחרי Rollback Recovery

(הסתרה של ה-Edware-rested Controling תופסת באופן זמני מצב עקבי של המעבד (המנהלים, הנגד, ה- cache coherence metadata) לאזור זיכרון מוגן, כאשר מזוהה האשמה על ידי ECC, parity, או חוסר התאמה ב-Autoconpoint-Retching, המערכת מתגלגלת חזרה למורכבות הטובה והפעלת מחדש של נקודה זו.

הצבעה קשה ובגידה ביזנטית

עבור מערכות שחייבות לפעול בנוכחות תקלות שרירותיות (ביזנטין), ניתן להאריך את הצבעת החומרה מעבר לצביעות הרוב הפשוטות.טכניקות כמו FLT:0 (בקיצור:0) עיצובים שאינם מקודמים 1:1 הכוללים בדיקות עקביות, או FLT:2N-modular Redundancy FLT 3 עם טעות, נמצאים במעבדים של חלל כגון מעבדים של CRC) ו-64-S, בדרך כלל, אשר עשויים לבודדים אלה.

שיטות מבוססות תוכנה ותוכנות - מבוססות

מנגנוני הגנה לא יכולים לכסות את כל התרחישים של אשמה מבוססת תוכנה (SBFT) משתמשים בבדיקות ממושכות, חישובים מחוסנים, והצהרות לזהות ולתקן שגיאות.לדוגמה, קוד המקור ניתן לשכפל בסובלנות בזמן, כל גרסה שהוצאה לפועל על ליבות נפרדות, והתוצאות בהשוואה למעבדים של CISC, מערכת ההפעלה או היפר-בידור יכול ליישם את ה-Firdexalcexative: HD-Fexable Software-Fexitation-Fexative Software-HD-upable Software-Reducation:

ניהול הסתגלות וחיזוי

(המעבדים המודרניים של CISC מתחילים לשלב מודלים של למידת מכונה שחיזוי אזורי הסימון של השבב המבוססים על טמפרטורה, מתח, ומדיקים מזדקנים.רשת עצבית קטנה מוטבעת יכולה לפקח על עיכוב של מסלולים קריטיים ולהתאים את תדירות השעון או מתח כדי למנוע תקלות תזמון. גישה פרואקטיבית זו, המכונה לעתים קרובות FLT:0age-Awareתזמון מ-FLT:1, יכול להאריך את החיים השימושיים של תפקוד לקוי של מעבד:

שיקולים עיצוביים: איזון של אמינות, ביצועים ועלויות

אין טכניקת שביתה אחת אופטימלית עבור כל יישום מהנדסים עיצוב מעבדי CISC חייב לשקול את הקריטיות של המערכת נגד העלייה המותרת באזור למות, צריכת חשמל, וכבדות.עבור בדיקה עמוקה בחלל, אזור וכוח נמצאים בפרמיה, אבל כיסוי אשמה חייב לגשת 100% - כך TMR ורדיוות מוחלשות קרינה מוצדקות.

  • (FLT:0)Fault Coverage: 1) אחוז הפגמים שהמנגנון יכול לזהות או לתקן. Parity מכסה רק שגיאות חד-ביט אחד; ECC מכסה יותר אך מוסיף עצלות.
  • (FLT:0) Performance Overhead:FLT:1eurשלבי צינורות נוספים להצבעה, עיכוב תיקון ECC, או סודיות במעבד CISC, שלב הקוד כבר צוואר בקבוק; הוספת בדיקות שגיאה יכול להחמיר את זמן מחזור.
  • (FLT:0)Power and Thermal Impact:FLT:1 לוגיקה רדונדנט מגביר את הכוח הדינמי, ואת מעגלי ההצבעה עצמם יכולים להיות כתמים חמים. תכנון הרצפה וקצב שעון של מודולים אדומים idle.
  • (FLT:0) שקיפות ותחזוקה: FLT:1 עיצובים סובלניים חייב לכלול מבנים בני-אדם (BIST) כדי לאמת את בריאותן של יחידות מחוסמות.היכולת לבודד יחידה פגומה ולהחלפתו בחסם היא קריטית למשימות ארוכות-התאורה.
  • (FLT:0)Modularity:FLT:1 עיצוב מודולרי מאפשר טכניקות למניעת תקלות לסובלנות להיות מיושם רק כדי פגיע submodules. לדוגמה, יחידת ההוצאה להורג integer עשוי להיות מסובך בעוד ה-FPU נשאר עם ECC בלבד, כי שגיאות נקודת הצף עשוי להיות פחות קריטי בעומס עבודה נתון.

ניתן לנסח את המרחב המסחרי באמצעות ניתוח לקוי של עץ (FTA) ואמינות חוסמת דיאגרמות.

מחקר מקרה: Fault-Tolerant x86-Derived Processor for Avionics

(הדוגמה המובילה של מעבד CISC שעוצבה עם סובלנות מוגברת של תקלות היא המעבד של RAD5501E Systems RAD5545FLT:1, המשמש את החללית אוריון נאס"א, למרות שהיא מבוססת על ארכיטקטורת PowerPC (לעתים קרובות מתוארת כ-AVISC), המיקרוגלמנטל של יחידות ה-Samsc-C-likeches), גישה דומה משמשת במעבדים X-Ricd-F2DLCDLCD (R) של IRECDICO-FDICO-F2D) ו-DICOD (RICDERCDERC) של IRICDICODICO-D (RICDERC: 4D) של כל ה-FDICODICO-DICO-FDICO-RICDICO-RICERC: 4DILODICO-DICO-D) של כל ה-RICDICO-R.

כיוונים עתידיים: חוסן עצמי וגמישות של AI-Driven

הדור הבא של מעבדי CISC לא יסולא בפז יכיל חיישנים אבחון ואלגוריתמים של למידת מכונה שיכולים לחזות כישלונות מתחוללים ולקבוע מחדש את החומרה:0NASAFLT:1 ו- FLT:2DARPAFLT 3 הם חקרו את החומרה.

כיוון מבטיח נוסף הוא שילוב של עיצוב סינכרוני:0 (סעיפים) בשילוב עם לוגיקה גל לוגיקה גל לוגיקה 1FIRLT:1 (צורה של עיצוב סינכרוני) אשר באופן טבעי מתנגד לטראנסים חד-לשוניים יחיד-אפילו-לא-אחד, בשילוב עם מחסני שבב תלת-ממדיים, שבו קבוצות חסונות שוכנות על מות נפרד, מעבדי CISC עתידיים יכולים להגיע קרוב ל-אפס אפילו בקרינה הקשה ביותר, כמו:

מסקנה

תכנון מעבדי CISC עם סובלנות מתקדמת היא אתגר רב פנים הדורשת תזוזה של קודים תיקון שגיאות, חלליות פנויות, מחסומים, שחזור מונע תוכנה, בעוד המורכבות של מהנדסים CISC עושה הגנה קשה יותר מאשר בעיצובים של RISC או VLIW, אותה עושר שהופך את CISC אטרקטיבי עבור משימות מורכבות גם מספק הזדמנויות עבור טריקים מיקרו-אסטרטגיים אינטליגנטיים - כגון recodeing את ה-עצמית עבור לוגיקה ממוקדת כל כך לאועידה עצמית, אשר דורשנית, אשר דורשנית, אשר דורשנית, אשר דורשנית, אשר דורשנית, כך, כי לא פחות או ניהול אלקטרוניקה, כי הוא מסוגל להפעיל את האלקטרוניקה אלקטרוניקה אלקטרוניקה אלקטרוניקה אלקטרוניקה, כי הוא דורש יותר, כי הוא דורש יותר, כי הוא דורש יותר מדי, כי הוא דורש יותר מדי, כי הוא דורש את התחזוקה עצמית, כי הוא דורש יותר מדי, כי הוא דורש יותר מדי, כי הוא דורש תחזוקה עצמית, כי הוא דורש את האלקטרוניקה אלקטרוניקה אלקטרוניקה אלקטרוניקה אלקטרוניקה אלקטרוניקה ויזואלית אבטחה ויזואלית, כי הוא דורש יותר מדי, כי הוא דורש יותר מדי, כי הוא דורש את הפחתת כוח לוגיקה של אבטחה עצמית, כי הוא דורש את הרזולוציה עצמית אלקטרוניקה אלקטרוניקה אלקטרוניקה

לקריאה נוספת, ראה את המאמר על סובלנות שגויה במעבדים של CISCsibFLT:1 ואת ה-FLT:2 ESA הנחיות של אלקטרוניקה רווי קרינה 3.