Le famiglie digitali costituiscono i blocchi fondamentali di tutti i moderni sistemi elettronici. Una famiglia logica è un insieme standardizzato di tecnologie utilizzate per implementare le porte della logica digitale (AND, OR, NOT, ecc.) e circuiti più complessi come infradito, contatori e processori. La scelta della famiglia logica influenza direttamente la velocità, il consumo energetico, l'immunità del rumore e il costo di un design digitale.

Transistor-Transistor Logic (TTL)

TTL è stato introdotto da Texas Instruments negli anni '60 e rapidamente è diventato la famiglia logica dominante per l'integrazione su scala media (MSI) e circuiti di integrazione su piccola scala (SSI), che utilizza transistor bipolari di giunzione (BJTs) come elementi di commutazione primaria.

Livelli di tensione e margini di rumore

Per un cancello TTL standard (ad esempio, la serie 7400), i livelli di tensione di uscita garantiti sono:

  • VOH (alto rendimento) ≥ 2,4 V (tipicamente 3,4 V sotto carico leggero)
  • VOL] (basso di uscita) ≤ 0.4 V
  • VIH (input alto) ≥ 2.0 V
  • VIL (input basso) ≤ 0.8 V

Le soglie di tensione di ingresso forniscono un margine di rumore di 0,4 V per entrambi gli stati logici, che è adeguato per molte applicazioni, ma può essere una limitazione in ambienti industriali rumorosi.

Velocità e consumo energetico

Standard TTL (sottofamiglia 74LS) ha un tipico ritardo di propagazione di circa 9-10 ns per cancello e una dissipazione di potenza di circa 2 mW per cancello (a 5 V alimentazione).

Fan-Out e interfaccia

Tuttavia, la corrente di ingresso per un cancello TTL standard è significativa: un ingresso basso richiede corrente di approvvigionamento (tipicamente 1,6 mA), mentre un alto ingresso richiede corrente di affondamento (40 μA). Ciò significa che la guida di un cancello TTL da un'uscita CMOS può richiedere una resistenza di pull-up per garantire la soglia di alto livello.

Applicazioni e vantaggi

TTL rimane in uso per scopi educativi, nei sistemi legacy e nelle applicazioni in cui è già disponibile l'alimentazione a 5 V. È robusto, relativamente immune allo scarico elettrostatico (ESD) rispetto ai CMOS iniziali, e la sua forza di uscita è utile per la guida di LED, relè e altri componenti discreti. Tuttavia, TTL è stato ampiamente sostituito da CMOS in progetti moderni a causa della maggiore efficienza di potenza di quest'ultimo.

Per ulteriori informazioni, vedere il Texas Instruments TTL Logic Data Book[ e l'articolo Wikipedia su TTL[.

Metal-Ossido-Semiconduttore (CMOS)

La tecnologia CMOS utilizza coppie complementari di transistor a effetto campo (MOSFET) a canale e a canale metallico, per realizzare funzioni logiche. Il suo vantaggio è estremamente basso consumo di energia statica perché un transistor in ogni coppia è sempre spento quando lo stato logico è stabile. Questo rende CMOS la tecnologia dominante per virtualmente tutti i moderni circuiti integrati digitali, dai microprocessori ai chip FPGAs alla memoria.

Struttura interna e funzionamento

Un inverter CMLTOS di base consiste in un transistor pMOS (pull-up) e un transistor nMOS (pull-down). Quando l'ingresso è basso (0 V), l'oppure si accende e il nMOS si spegne, tirando l'uscita a VDD]. Quando l'ingresso è alto (V

Livelli di tensione e immunità del rumore

CMLT (in inglese) è un'ottima fonte di rumore.

Consumo di energia: statico vs. Dinamica

Mentre l'alimentazione statica è quasi zero, il consumo di energia CMOS diventa significativo durante il passaggio a causa di potenza dinamica: P = CL] VDD2 f, dove CL]] è la capacità di carico, VLT[FLT]

Ritardo di propagazione e velocità

Il ritardo di CMOS gate è determinato dal tempo necessario per caricare e scaricare la capacità di carico attraverso la resistenza on-resistance dei MOSFETs. L'inizio CMOS (ad esempio, 4000 serie) è stato relativamente lento, con ritardi nelle decine di nanosecondi. Tuttavia, come la dimensione della caratteristica si è ridotto, la velocità CMOS è migliorata drammaticamente.

Protezione e protezione

Un problema storico con CMOS è latch-up: una condizione in cui i transistor bipolari parassitari all'interno della struttura CMOS si accendeno, creando un percorso di bassa impedenza tra V[DD e terra. Questo può distruggere il chip.

Sottofamiglie e applicazioni

Le sottofamiglie comuni della logica CMOS includono:

  • 4000 serie[[: Ampia gamma di alimentazione (3–15 V), potenza molto bassa, ma lenta (50–100 ns).
  • 74HC / 74HCT[[]: CMOS ad alta velocità con livelli di tensione compatibili con TTL (HCT).
  • 74AC / 74ACT[: CMOS avanzato, più veloce (3-6 ns), unità di uscita più alta.
  • C.C. a bassa tensione CMOS (LVC, AVC): Funzionare a 1.8 V a 3.3 V, utilizzato in dispositivi alimentati a batteria.

CMOS è utilizzato in tutto dalla logica della colla semplice ai SoC complessi. La sua capacità di integrare milioni di transistor con potenza standby minima lo rende indispensabile. Per maggiori dettagli, vedere il Tutti i circuiti tutorial su CMOS].

Logica codificata (ECL)

ECL è una famiglia logica costruita su transistor bipolari di giunzione che operano nella regione non saturata (attiva) . A differenza di TTL, dove i transistor saturano (enter saturation profonda), i transistor ECL sono sempre tenuti nella regione lineare, eliminando il tempo di stoccaggio che rallenta la logica saturata.

Principi operativi

Il cancello di base ECL utilizza una coppia differenziale con una sorgente di corrente comune emettitore. La tensione di ingresso è paragonata a una tensione di riferimento (tipicamente V[BB]). Quando l'ingresso è superiore a VBB], il transistor di ingresso conduce e guida la corrente dal transistor di riferimento, produce uscite negative.

Livelli di tensione e logico Swing

ECL opera tradizionalmente con un alimentatore negativo (VEE = -5.2 V o -4,5 V) e terra come la ferrovia positiva. L'oscillazione logica è piccola (circa 800 mV) per raggiungere il passaggio veloce.

  • VOH] ≈ -0.9 V (alto rendimento)
  • VOL] ≈ -1.7 V (basso di uscita)
  • VIH (input alto) ≥ -1.105 V
  • VIL] (input basso) ≤ -1.475 V

Questi livelli sono vicini al suolo, rendendo le uscite ECL compatibili con PECL (Positive ECL) quando viene utilizzato un rifornimento +3,3 V o +5 V. La piccola oscillazione di tensione riduce il tempo necessario per caricare le capacità parassitarie, contribuendo all'alta velocità.

Considerazioni Fan-Out e Transmission-Line

Le uscite ECL hanno un'impedenza di uscita ridotta (di solito 7–15 Ω) e sono progettate per guidare linee di trasmissione terminate (50 Ω o 75 Ω). Questo rende ECL ideale per segnali digitali ad alta frequenza dove i riflessi devono essere minimizzati. Il ventilatore-out è alto, ma ogni carico aggiunge al carico capacitivo e può degradare i tassi di bordo se non correttamente terminati.

Potenza di consumo e gestione del calore

Un singolo cancello ECL potrebbe consumare 10–40 mW e un grande sistema ECL può dissipare decine di watt, richiedendo un'attenta gestione termica: lavandini di calore, raffreddamento ad aria forzata o raffreddamento liquido in layout densi. Questo alto consumo di energia è il principale svantaggio di ECL, limitandolo a applicazioni di nicchia dove la velocità è fondamentale.

Sottofamiglie e applicazioni

Le famiglie chiave ECL includono:

  • ECL 10K[: -5.2 V alimentazione, cancello ritardo circa 1–2 ns, potenza ~25 mW/gate.
  • ECL 100K[[]: versione migliorata, -4,5 V alimentazione, più veloce (0.75–1 ns), migliore stabilità della temperatura.
  • ECLinPS / ECLinPS Lite[[]: Da ON Semiconductor (ora onsemi), ECL ad altissima velocità con ritardi inferiori a 500 ps.

ECL è utilizzato nelle comunicazioni ad alta frequenza (trasmettitori a fibre ottiche), radar, strumentazione ad alta velocità (oscilloscopi, analizzatori di logica), e supercomputer legacy (Cray). Per una panoramica tecnica dettagliata, vedere il onsemi ECL Application Note.

Analisi comparativa di TTL, CMOS e ECL

La scelta di una famiglia logica comporta il bilanciamento di diversi trade-off. La tabella seguente riassume i parametri chiave per i rappresentanti tipici di ogni famiglia (standard TTL 74LS, standard CMOS 74HC, e ECL 10K):

ParameterTTL (74LS)CMOS (74HC)ECL (10K)
Supply voltage5 V ± 5%2–6 V-5.2 V (or +3.3/5 V for PECL)
Logic swing~3.0 VVDD – 0 V~0.8 V
Propagation delay (typical)9–10 ns7–10 ns1–2 ns
Static power per gate~2 mW~1 µW (leakage)25 mW
Dynamic powerModerateC V² fNearly constant (high)
Noise margin0.4 V~1.5 V (at 5 V)~0.2 V
Fan-out1050+25+ (with termination)
Output drive (source/sink)0.4 mA source / 8 mA sink4 mA source / 4 mA sink (typical)High (50 Ω termination)
Integration densityLow–mediumVery highLow–medium
Primary limitationPower, speed at subfamily extremesSpeed at high capacitance loadsPower, heat, voltage levels

Confronto velocità

ECL è il leader chiaro in velocità, seguito da CMOS ad alta velocità (74AC, 74LVC) e poi TTL. Tuttavia, in submicron CMOS molto profondo, i ritardi di gate diventano paragonabili a ECL, motivo per cui i sistemi digitali più ad alte prestazioni ora utilizzano CMOS piuttosto che ECL.

Consumo di energia

CMOS eccelle nelle applicazioni a bassa potenza, soprattutto dove molte porte sono inattivo o velocità di clock sono basse. TTL offre un terreno medio moderato. L'estrazione costante di ECL lo rende inadatto per i dispositivi alimentati a batteria.

Compatibilità di tensione e interfaccia

TTL utilizza un alimentatore 5 V, ma CMOS moderno può operare a qualsiasi tensione da 1,2 V a 5.5 V. Interfacciando TTL con CMOS spesso richiede il cambio di livello o resistenze esterne. ECL richiede forniture negative e la risoluzione del segnale attenta, aumentando la complessità del sistema.

Scegliere la giusta logica famiglia

La decisione dovrebbe essere guidata dai vincoli specifici del progetto:

  • Speed: Se le tariffe dell'orologio superano i 100 MHz, ECL o CMOS molto veloce (ad esempio 74AUC) possono essere richieste. Per la maggior parte (±50 MHz) applicazioni, CMOS standard o TTL suffici.
  • ]Il bilancio della potenza:[] Per il funzionamento della batteria, CMOS è l'unica scelta possibile. Per i sistemi alimentati con corrente alternata a velocità moderata, TTL o CMOS entrambi funzionano, ma CMOS minimizza il calore.
  • L'ambiente rumore:[] Nelle impostazioni industriali ad alto rumore, i margini di rumore di CMOS sono vantaggiosi. I piccoli margini di ECL e la segnalazione differenziale possono anche rifiutare il rumore di un movimento comune.
  • unità di uscita:[] Se avete bisogno di guidare carichi pesanti (tracce lunghe, ingressi multipli, o LED), TTL e CMOS avanzato offrono una corrente di uscita più forte. ECL è progettato per le linee di trasmissione, non per affondare le grandi correnti.
  • Costo e disponibilità:[ 74-serie I dispositivi CMOS sono ampiamente disponibili e poco costosi. Le parti ECL sono più specializzate e possono essere costose.

Tendenze future nelle famiglie Logic

BiCMOS (Bipolar-CMOS) ha unito i transistor bipolari per l'I/O ad alta velocità con CMOS per la logica, utilizzati in alcuni IC RF e misti-segno. FinFET e FD-SOI sono architetture CMOS avanzate che estendono la legge di Moore.

Conclusioni

Il TTL, CMOS e ECL rappresentano tre diversi approcci alla logica digitale, ognuno con un insieme unico di punti di forza e di debolezza. TTL ha fornito una famiglia logica robusta e facile da usare per decenni e rimane rilevante nelle impostazioni educative e legacy. CMOS ha trasformato l'industria con la sua bassa potenza e alta densità, diventando la spina dorsale di elettronica moderna.