Introduzione

I sistemi di gestione delle prestazioni industriali, che assicurano un'eccessiva implementazione delle prestazioni, possono essere utilizzati in modo da garantire un'eccessiva sicurezza dei sistemi di produzione e di distribuzione.

FPGA Principi fondamentali per la consegna di energia

L'attività di raffreddamento di corrente di ECCI (VCCINT) di ESPG (VCCINT) di ESPG (Esecuzione di corrente) e di interruttore di corrente di ECCim (Esecuzione di corrente di ESPG) che si occupa di un'attività di raffreddamento di tipo I/O (SWV) e di un'attività di erogazione di corrente di corrente di ESPG-SWI (V)

Un'alimentazione stabile non è negoziabile. Il droop di tensione e di transito oltre le tolleranze del foglio di dati può corrompere gli stati logici, indurre le violazioni di configurazione/hold, o iniettare il jitter dell'orologio che degrada i tassi di errore del bit del ricetrasmettitore.

Progettazione di una rete di distribuzione di energia robusta

Un PDN di alta qualità minimizza la pendenza di tensione presentando una bassa impedenza dal modulo di regolazione di tensione (VRM) al FPGA die. L'impedenza di destinazione (Ztarget) deriva dalla deviazione massima di tensione consentita (ΔV) e dal passo di corrente transitorio peggiore (ΔI): Ztarget = ΔV / ΔI. Per un nucleo di 0.85 V con una tolleranza di 2,5 ° e un passo di 3%

Selezione regolatore di tensione

I regolatori di commutazione (conversione di cassa) sono preferiti per le guide ad alta corrente a causa della loro alta efficienza, spesso superiore al 90% quando correttamente progettato. I regolatori multifase distribuiscono la corrente totale attraverso più fasi, riducendo la ricrescenza di uscita e migliorando la risposta transitoria.

I regolatori lineari a bassa soglia (LDO) sono riservati a forniture analogiche sensibili al rumore come le rotaie PLL e transceiver VCCAUX, dove la dissipazione del potere è gestibile e il rifiuto a increspature è fondamentale.

Strategie di condensazione di decoupling

I condensatori di condensazione offrono un sistema di archiviazione locale per gestire transienti ad alta frequenza oltre la capacità di risposta del VRM. Una gerarchia convenzionale utilizza condensatori elettrolitici in massa (100 μF a 470 μF) per l'energia a bassa frequenza, condensatori di ceramica a media distanza (4.7 μF a 47 μF) per il decoupling di media frequenza e MLCF ad alta frequenza

Per i transceiver ad alta velocità che operano sopra i 25 Gbps, i condensatori a basso rendimento distribuiti posizionati direttamente nella regione di breakout (BGA) mantengono l'impedenza sotto il target fino alle frequenze GHz. Il posizionamento fisico conta più del valore totale della capacità. Xilinx Application Note XAPP623 fornisce linee guida dettagliate di progettazione PDN, comprese le raccomandazioni di posizionamento dei condensatori e di posizionamento dei condensatori.

Piani di potenza e considerazioni sul layout

I piani di terra e di potenza solidi nello stackup PCB creano una capacità di volo intrinseca che fa scorrere rumore ad alta frequenza a terra. Per la tipica FR‐4 con un nucleo di 4 mil, la capacità interplane è di circa 100 pF per pollice quadrato, fornendo un significativo decoupling oltre 100 MHz. I progettisti devono ridurre l'area di loop PDN mettendo il VRM vicino al FPGA, utilizzando piani di collegamento liberali di saldatura e spessi

Grazie al posizionamento per le interruzioni BGA, l'induttanza è diretta: più vie parallele riducono l'induttanza equivalente della serie, e il back-drilling rimuove inutili riflessi acrobati che degradano sia l'integrità del segnale che le prestazioni PDN. Un layout ottimale mantiene l'impedenza PDN bassa fino ai paraurti FPGA, il microcritico per grandi FPGA con migliaia di sfere di potenza in array densi.

Analisi e misurazione dell'intergrity di potenza

Oltre alla simulazione, la validazione del PDN attraverso la misurazione è essenziale. Le tecniche includono l’utilizzo di un analizzatore di rete vettoriale (VNA) per misurare l’impedenza rispetto alla frequenza ai pin di potenza FPGA, e l’utilizzo di oscilloscopi ad alta larghezza di banda con sonde di alimentazione per catturare droop di tensione transitorio durante i modelli di commutazione peggiore.

FPGA Sfide di gestione termica

La temperatura di giunzione (Tj) di un die FPGA non deve superare il massimo nominale, ossia 100 °C per dispositivi di livello commerciale e 125 °C per la qualità industriale. L'eccesso di Tj accelera l'elettromigrazione in interconnessi metallici e la ripartizione dielettrica in ossidi di cancello, riducendo il tempo medio per il fallimento (MTT-F) esponenzialmente.

I moderni FPGA hanno spesso distribuzioni di potenza non uniformi attraverso il dae. I blocchi di Transceiver, la logica ad alta velocità e le fette DSP creano hotspot localizzati che richiedono un'attenta attenzione nella simulazione termica.

Tecniche di raffreddamento efficaci

Il raffreddamento FPGA si estende su semplici soluzioni passive per sistemi liquidi esotici, scelti in base al budget di potenza, ai vincoli ambientali e ai target di costo.

Raffreddamento passivo con dissipatori di calore

L'aria estrusa è più grande di quella di un'area di aumento della densità ad alta densità per il trasferimento di calore naturale di convezione. Quando è montato con un materiale di interfaccia termica (TIM)—papaggio di scambio di fase, grasso termico o riempimento di gap—il dissipatore di calore riduce significativamente θJA. La scelta dipende dal bilancio termico: θPGSA = (Tj max – Tamb max) / P – θJC – θ) – θ)

Raffreddamento ad aria forzata con i ventilatori

I ventilatori o i soffiatori riducono notevolmente la resistenza termica aumentando il trasferimento di calore convettivo. Un FPGA da 100 W può richiedere un dissipatore di calore con una resistenza termica di 0,3 °C/W, che richiede 400-500 LFM (piedi lineari al minuto) del flusso d'aria attraverso l'array della pinna. La selezione dei fan comporta la corrispondenza della curva di pressione del ventilatore all'impedenza del sistema, compresa la geometria del dissipatore di calore, i filtri, i filtri e i filtri e i limiti di controllo del controllo del controllo del carico acustico.

In attrezzature montate su rack, un'attenta conduzione impedisce all'aria di scarico preriscaldata di ricircolo in FPGA a monte, che aumenterebbe l'efficacia della temperatura ambiente e ridurrà l'efficacia del raffreddamento.

Soluzioni di raffreddamento a liquido avanzate

Per l’integrazione di un liquido di raffreddamento ad alta intensità, il sistema di raffreddamento ad acqua a basso contenuto di FPGA offre una maggiore resistenza termica (in genere una miscela di acqua a glicole propilene) tramite un anello chiuso che trasporta calore ad un radiatore remoto o ad un sistema di raffreddamento ad acqua a basso consumo.

Progettazione e simulazione termica

Il design termico moderno inizia con simulazioni di fluido computazionale (CFD) utilizzando strumenti come Ansys Icepak, Siemens Flotherm o SimScale. Gli ingegneri modellano il PCB, i componenti, i dissipatori di calore e i percorsi di flusso d'aria per prevedere le temperature di giunzione e identificare i punti caldi prima di prototiparsi.

Le simulazioni termiche devono essere considerate come una mappa di potenza non-uniformità: il die FPGA ha localizzato hotspot dove risiedono transceivers, blocchi DSP o cellule logiche ad alta attività. Trascurando questi hotspot porta a progetti che appaiono adeguati nella temperatura media ma non riescono sotto carichi di lavoro reali.

Selezione del pacchetto FPGA giusto per prestazioni termiche

I pacchetti Flip‐chip BGA con diffusori a calore a vista offrono varianti inferiori a θJC rispetto a quelle a filo-bond. I pacchetti con dissipatori di calore integrati o dissipatori di calore riducono la necessità di raffreddamento esterno. Per le densità di potenza più elevate, si consiglia di considerare i pacchetti con sfere termiche (le sfere più vecchie dedicate alla conduzione del calore) o quelle progettate per il raffreddamento diretto del liquido.

Gestione termica di bordo

Oltre al raffreddamento a livello di componente, il PCB svolge un ruolo. Utilizzando strati di rame spessi (2 oz o 3 oz) nei piani di potenza e terra aiuta a diffondere il calore lateralmente lontano dalla FPGA. Le vie termiche perforate in un array sotto il pacchetto portano il calore dagli strati superiori ai piani di rame interni o dissipatori di calore a lato inferiore. Il numero e il diametro delle vie sono dimensionati per mantenere la resistenza termica bassa senza affamare il PDN.

Gestione dinamica del potere e controllo adattivo

Le FPGA spesso includono diodi termici on-die e canali ADC che segnalano la temperatura di giunzione tramite PMBus o attraverso la logica interna. Il firmware del sistema può implementare la tensione dinamica e la scalatura di frequenza (DVFS) per ridurre l'alimentazione quando la temperatura si avvicina ad un limite predefinito, permettendo il funzionamento a prestazioni ridotte invece di un arresto brusco.

Un approccio olistico che combina un design accurato PDN con monitoraggio termico in tempo reale e controllo adattativo garantisce affidabilità a lungo termine, massimizzando le prestazioni in tutti i casi di utilizzo.

Case study: FPGA ad alta performazione in un Data Center

Considerare una scheda di accelerazione FPGA superiore per l'inferenza AI, dissipando 150 W in un server 1U con una temperatura di ingresso ambiente di 45 °C. La guida VCCINT richiede 0.85 V a 100 A, con una tolleranza di ripieno di ±20 mV. Il PDN utilizza un convertitore di buck di simulazione 6-fase con induttori da 0,5 μH per fase e una rete di decoupling di 10 μ‐22 μFM

La soluzione termica utilizza un dissipatore di calore a base di vapore con pinne di rame, guidato da due ventilatori antirotante da 80 mm che forniscono 500 LFM. Il TIM è un pad di grafite con resistenza termica 0.1 °C/W. La simulazione CFD produce Tj = 89 °C a pieno carico, ben entro il limite di 95 °C. Il monitoraggio della temperatura su scheda tramite PMBus regola la velocità del margine proporzionalmente e innesca una riduzione di 5% °C.

Pitfalls comuni in FPGA Power e progettazione termica

  • I requisiti di corrente transitoria [[] – Utilizzando solo la potenza media porta a un'insufficiente disaccoppiamento e ad un eccessivo disaccoppiamento della tensione.
  • Ignorando le risonanze di impedenza PDN[[] – Non simulare l'anti-resonanza può causare un'elevata impedenza a una frequenza specifica, portando a increspare e jitter.
  • La terme di poro tramite posizionamento[[] – Le vie poste troppo lontano dalla matrice o con conteggio insufficiente riducono la conduzione del calore ai piani interni.
  • Ricircolo del flusso d'aria negativo[[] – Nei sistemi di rack, lo scarico da una scheda può riscaldare l'ingresso di un'altra.
  • Degradazione TIM dall'aspetto superiore[[]] – Il grasso termico può pompare fuori sui cicli termici.

Le direzioni future

Le tecnologie di confezionamento avanzate come EMIB e l’interposer di Xilinx hanno spinto le densità di potenza a nuove altezze, con più die integrate in un unico pacchetto di condivisione di energia e risorse termiche. Le reti di alimentazione si affidano sempre più a sistemi di regolazione integrata della tensione (IVR) posizionati direttamente sull’interposer, riducendo notevolmente l’impedenza e consentendo una risposta più rapida.

I dispositivi di alimentazione GaN emergenti, i TIM avanzati con conducibilità superiore a 10 W/m·K e gli algoritmi di gestione termica basati su AI continueranno ad evolversi. L'integrazione di energia e ingegneria termica con design digitale non è più facoltativa, è una disciplina fondamentale.

Conclusioni

I sistemi di controllo affidabili e di basso rendimento possono essere utilizzati in modo da garantire un'elevata affidabilità del prodotto, senza dover ricorrere a un'attenta gestione termica.