I moderni sistemi elettronici e le applicazioni di elaborazione dei segnali richiedono sempre più elevati tassi di campionamento per catturare i segnali in rapida evoluzione. Come i tassi di dati nelle comunicazioni, radar e aumento della strumentazione, il convertitore analogico-digitale (ADC) spesso diventa il collo di bottiglia delle prestazioni. Una potente tecnica per superare i singoli vantaggi di velocità ADC senza richiedere un convertitore esotico ultra-veloce è l'architettura ADC interconta tempo.

Quali sono gli ADC interlasciati nel tempo?

[LT][6][7]][f]][[f]]][[f]]]][[[f]]]]][[[f]]]]]][[[[f]]]]][[[f]]]]]]][[f]]]]][[[fLT]]]]][[f]]][f]][f][f][f

Il principio poggia sul teorema di campionamento Nyquist-Shannon: per ricostruire un segnale senza alias, la frequenza di campionamento deve essere almeno due volte la componente di frequenza più alta. L'interleaving temporale estende questo a frequenze più elevate mentre si utilizzano ADC che possono avere solo una capacità di velocità moderata.

Per una fondazione teorica più profonda, fare riferimento all'articolo tecnico Analog Devices sui fondamenti TI-ADC[.

Vantaggi chiave di ADC interlasciati nel tempo

Tassi di campionamento più elevati

Il vantaggio più evidente è l'aumento moltiplicativo della velocità di campionamento. Mentre un ADC ad alta velocità può essere disponibile solo fino a 10 GSps in SiGe o CMOS, l'interleaving 16 ADC più lenti può raggiungere velocità superiori a 100 GSps. Questo è particolarmente critico in applicazioni come radar a banda larga dove la larghezza di banda istantanea supera 1 GHz.

Efficienza dei costi e flessibilità del design

Sviluppare una tecnologia di processo monolitica ultra-veloce ADC spinge i suoi limiti, con un elevato consumo di energia, una grande area di immersione e un costo elevato. Al contrario, gli ADC a velocità moderata possono essere implementati in nodi di processo più maturi e a basso costo. Il progettista può anche regolare il numero di canali per soddisfare i tassi di campionamento richiesti, l'aggiunta o la rimozione dei canali fornisce una soluzione scalabile.

Risoluzione mantenuta con la corretta calibrazione

Contrariamente a quanto si riferisce, l'interleaving non degrada intrinsecamente la risoluzione. Ogni singolo ADC mantiene le proprie prestazioni di rumore e linearità. Con un'attenta calibrazione, la correzione di sfondo digitale per le disaccostature di offset, guadagno e tempistiche, il sistema globale può mantenere un elevato numero di bit (ENOB)]]], anche a livelli di campionamento molto elevati.

Un’analisi dettagliata della conservazione della risoluzione si trova nella nota di applicazione Texas Instruments sull’allineamento dei canali ADC interlatti nel tempo.

Pratiche sfide di progettazione e strategie di mitigazione

Mentre gli ADC potenti e intraleavi presentano errori unici non presenti nei convertitori a singolo canale, che derivano da errori di canale-canale e imperfezioni di tempo.

Offset, guadagno e tempi di eliminazione

Le tre fonti di errore dominanti sono:

  • Offset errore:[] Ogni ADC ha un diverso offset DC, causando un modello fisso all'uscita (sfiori periodici a ]f]][]]]]/M e le sue armoniche).
  • Gain mismatch:[] Variazioni in guadagno tra i canali producono modulazione dell'ampiezza del segnale, generando bande laterali.
  • Timing skew:[] I cambiamenti di fase dell'orologio non ideale causano l'assunzione di punti di dati in tempi errati, portando a distorsione dipendente dal segnale.

Tutti e tre gli errori riducono la gamma dinamica priva di spurie (SFDR) e ENOB se non si tratta.

Tecniche di calibrazione

I moderni TI-ADC impiegano sia la taratura di primo piano che quella di sfondo. I segnali di prova noti durante l'inizializzazione (ad esempio, i livelli DC per toni offset, sinusoidale per guadagno e tempismo). La calibrazione dello sfondo si adatta continuamente utilizzando il segnale di ingresso stesso, spesso attraverso metodi statistici, per mantenere le prestazioni sulla temperatura e sull'invecchiamento.

Distribuzione orologiera e Jitter

Anche quando gli ADC sono perfettamente abbinati, il jitter dell'orologio condiviso tra i canali può degradare SNR. Una sorgente di clock a bassa fase e accuratamente progettato loop bloccati ritardati (DLLs) o loop bloccati in fase (PLLs) sono essenziali. Inoltre, la distribuzione differenziale dell'orologio aiuta a rifiutare il rumore di movimento comune.

Un classico riferimento sulla correzione di errore è la IEEE paper di N. Kurosawa et al., "Esplicita analisi degli effetti di errore del canale nei sistemi ADC interconnessi nel tempo".

Applicazioni in settori diversi

Acquisizione di dati ad alta velocità

Gli oscilloscopi di memorizzazione digitali e i generatori arbitrari di forma d'onda si affidano a TI-ADC per raggiungere i tassi di cattura multi-gigasample-per-secondo.

Radio e Radar finanziati dal software

I ricevitori a banda larga nelle comunicazioni militari e commerciali devono digitalizzare istantaneamente grandi larghezza di banda. Gli ADC interconnessi al tempo consentono ricevitori a campionamento diretto che eliminano più fasi di downconversion, semplificando il frontend analogico e riducendo dimensioni, peso e potenza (SWaP).

Imaging medico

Gli scanner a raggi ultrasuoni e gli scanner MRI ad alto campo richiedono una digitalizzazione ad alta velocità di più elementi di array. I TI-ADC consentono di elaborare in tempo reale centinaia di canali con una larghezza di banda sufficiente per raggiungere una risoluzione spaziale fine. La loro scalabilità li rende ideali per sistemi di imaging medicale multicanale.

Strumenti scientifici

I rilevatori di fisica delle particelle, la metrologia laser ultraveloce e l'astronomia radio richiedono velocità di campionamento estreme, ad esempio, la Square Kilometre Array utilizza un gran numero di TI-ADC per digitalizzare i segnali radio che spaziano da centinaia di megahertz.

Per ulteriori informazioni sulle applicazioni mediche, vedere questa carta di revisione su ADCs in imaging ultrasuono[].

Tendenze e architetture avanzate

Come CMOS continua a scalare, il divario tra velocità ADC a singolo canale e interleaving potenziali restringe. Tuttavia, le applicazioni emergenti nella elaborazione della banda base 5G/6G e ricevitori ottici coerente richiedono >100 GSps con un'alta gamma dinamica.

  • Le architetture di Hybrid[] che combinano l'interleaving temporale con l'interleaving della larghezza di banda (utilizzando filtri analogici per lo spettro di divisione).
  • Pre-distorsione digitale[]] per compensare la non linearità analogica del frontendo attraverso i canali.
  • Calibrazione basata su macchine-learning[[]] che impara e corregge i mismaches in tempo reale senza sequenze di allenamento dedicate.

Le innovazioni nelle interconnessioni ottiche chip-to-chip possono anche consentire l'interleaving scalabile e di livello di bordo di centinaia di ADC per la cattura sub-THz delle forme d'onda.

Conclusioni

Gli ADC interleaved offrono un percorso collaudato e scalabile per raggiungere le alte velocità di campionamento richieste dall'elettronica moderna. Levando più convertitori a velocità moderata in parallelo, i progettisti acquisiscono velocità, risparmio di costi e flessibilità senza necessariamente sacrificare la risoluzione, hanno promesso di affrontare gli errori inerenti alla disinnesto attraverso un'attenta calibrazione e distribuzione di clock.