L'evoluzione del processo di elaborazione digitale dei segnali nelle reti di generazione successiva

Il passaggio da 4G LTE a 5G New Radio (NR) rappresenta un cambiamento fondamentale nel modo in cui le reti di accesso radio sono progettate, distribuite e gestite. Al centro di questa trasformazione si trova il processore digitale del segnale (DSP), un'architettura microprocessore specializzata che è stata continuamente reinventata per soddisfare le prestazioni stringenti, latenza e le esigenze di efficienza energetica dell'infrastruttura 5G.

Questo articolo esplora la traiettoria tecnica dei processori DSP all'interno di sistemi di comunicazione 5G, esaminando le capacità attuali, le innovazioni architettoniche e la probabile direzione dello sviluppo futuro.

Le funzioni principali dei processori DSP in reti di accesso radio 5G

Modulazione e demodulazione in tempo reale

In ogni sistema cellulare, lo strato fisico (PHY) è responsabile della conversione dei dati digitali in forme d'onda analogiche adatte per la trasmissione sopra l'aria. 5G NR utilizza multisala di frequenza ortogonale (OFDM) con prefisso ciclico, uno schema che richiede trasformazioni di Fourier ad alta velocità, stima dei canali e equalizzazione.

Spalmatura e Massive MIMO

Una delle caratteristiche di firma di 5G è l'uso di massicci array multi-ingresso (MIMO), spesso con 64, 128 o ancora più elementi. Per ogni elemento antenna, il DSP deve applicare pesi di fase complessi e ampiezza per guidare il fascio in una direzione desiderata. Questo calcolo di beamforming è intrinsecamente parallelo e multi-tensivo accelerazione, rendendolo un carico di lavoro naturale per le architetture orientate a DSP-based.

Coding del canale: LDPC e codici polari

5G NR impiega codici di parità a bassa densità (LDPC) per canali di dati e codici polari per canali di controllo. Sia LDPC decodifica e decodifica polare richiedono algoritmi iterativi o successivi-cancellazione che sono computazionalmente intensivi. DSP ottimizzati per le comunicazioni includono set di istruzioni specializzati e percorsi di dati che accelerano la propagazione delle credenze e la decodifica degli elenchi.

Gestione della correzione degli errori e della retransmission

La richiesta di ripetizione automatica ibrida (HARQ) combina la correzione degli errori in avanti con i protocolli di ritrasmissione. Il DSP deve gestire la soft-combining delle retransmission e mantenere fino a 16 processi HARQ per utente. Ciò richiede l'accesso della memoria a bassa latenza e le macchine di stato efficienti, entrambi facilitati dall'architettura di memoria strettamente accoppiata tipica dei DSP.

Tendenze attuali in DSP Processor Architettura per 5G

Design multi-core eterogeneo

Questo tipo di processore unico può gestire in modo efficiente tutte le attività della banda base 5G. Quindi, i chip della banda base moderni impiegano architetture eterogenee che combinano core della CPU, core DSP e acceleratori hardware. Ad esempio, un tipico sistema-on-chip (SoC) potrebbe includere alcuni core di efficienza ARM Cortex-A per la lavorazione del piano di controllo, più tensilica o core DSP CEVA per l'elaborazione di processoridamento di PHY-layer L.

I principali fornitori come Qualcomm, MediaTek e Samsung incorporano tali disegni eterogenei nei loro chipset modem 5G. La tendenza verso la disaggregazione è evidente anche nelle architetture Open RAN, dove l'unità radio (RU) e l'unità distribuita (DU) possono utilizzare diverse configurazioni DSP ottimizzate per i loro ruoli specifici.

Radio e Programmabilità finanziate dal software

Mentre gli acceleratori hardware offrono una massima efficienza, gli approcci software-definiti offrono flessibilità per soddisfare gli standard 5G in evoluzione (ad esempio, Release 16, 17, 18) e le ottimizzazioni proprietarie. I DSP con core completamente programmabili consentono ai fornitori di stazioni di base di aggiornare le implementazioni degli algoritmi sull'aria.

I DSP avanzati supportano ora i modelli di programmazione agnostica vettoriale, come quelli abilitati dall'estensione del vettore RISC-V (RVV). Questo consente al codice scritto per una larghezza vettoriale di scalare le diverse implementazioni hardware. Aziende come SiFive e Esperanto Technologies stanno esplorando i core DSP basati su RISC-V che miscelano l'elaborazione scalare e vettoriale con istruzioni specifiche per la comunicazione.

Efficienza energetica e gestione termica

Le stazioni di base 5G consumano molto più potenza rispetto ai loro predecessori 4G, in parte grazie all'aumento del numero di antenne e alle larghezze di banda. Il consumo di energia DSP è un importante contributore. Per mitigare questo, gli architetti di chip utilizzano gating aggressivo, schermatura di potenza, tensione dinamica e scalatura di frequenza (DVFS), e tecnologie di processo di basso rendimento specializzate.

La gestione termica è diventata un vincolo di progettazione di primo ordine. I DSP sono spesso integrati in pacchetti con diffusori di calore e soluzioni di raffreddamento a liquido per le stazioni di base macro. Le piccole celle e le attrezzature di cliente-premises (CPE) richiedono progetti senza ventola, costringendo i fornitori DSP a ottimizzare per il picco più basso e la potenza media.

Integrazione dell'intelligenza artificiale e dell'apprendimento delle macchine

L'applicazione di AI/ML a 5G elaborazione del segnale, a volte chiamata "AI per interfaccia aerea", è un'area di ricerca attiva. I DSP stanno iniziando a incorporare acceleratori di rete neurali leggeri o unità di moltiplicazione di matrice (array sistolici) che possono eseguire modelli di inferenza per la stima dei canali, la previsione del fascio e la mitigazione delle interferenze.

Tuttavia, l'integrazione dell'AI in condotte DSP in tempo reale non è semplice. I vincoli di Latency in 5G richiedono l'inferenza per completare all'interno di microsecondi. Questo ha spinto lo sviluppo di core DSP-AI ibridi che condividono percorsi di memoria e dati, riducendo al minimo il movimento dei dati.

Direzione futura: Processori DSP Oltre 5G e Into 6G

Lavorazione dei segnali sub-THz e MmWave

6G dovrebbe operare a frequenze superiori a 100 GHz, utilizzando larghezze di banda massiccia che possono superare 10 GHz per vettore. A tali frequenze, i tassi di campionamento richiesti per conversione analogico-digitale (ADC) e conversione digitale-analogico (DAC) spingeranno nelle decine di giga-samples per secondo.

DSP ispire e fotonici quantistici

La ricerca a lungo termine esplora l'impegnazione quantistica e il calcolo neuromorfico per compiti di ottimizzazione come la trave e l'allocazione delle risorse dinamiche. Mentre i DSP quantistici puri non sono imminenti, gli acceleratori ibridi del classico-quantum che scaricano problemi combinatori specifici stanno studiando.

Architettura DSP Distribuite e Edge-Native

Le reti future spingeranno l'elaborazione più a fondo nell'infrastruttura, invece di centralizzare tutte le lavorazioni della banda base in una stazione di base o in un ufficio centrale, le attività DSP possono essere distribuite attraverso una rete di microprocessori nell'antenna, nell'unità radio e nel punto di accesso.

Le specifiche dell'Alleanza O-RAN per l'interfaccia frontale tra l'unità radio e l'unità distribuita presuppongono già alcune funzionalità DSP (ad esempio, elaborazione a livello di simbolo) risiede nell'O-RU.

Sicurezza e scarico crittografico

Poiché le applicazioni di rete di slicing e IoT critici diventano più prevalenti, i DSP possono integrare acceleratori crittografici dedicati per algoritmi come AES, SNOW 3G e ZUC. In futuro, i primitivi crittografici post-quantum (ad esempio, CRYSTALS-Kyber e CRYSTALS-Dilithium) possono essere applicati addizionali

Sfide chiave Affrontare l'adozione DSP in infrastrutture 5G

Costo e complessità dei nodi di processo avanzati

I progetti DSP che una volta erano economici per applicazioni di grandi volumi (ad esempio, smartphone) affrontano l'aumento dei costi di ingegneria non ricorrenti (NRE) Per le attrezzature infrastrutturali, i volumi sono più bassi, rendendo più difficile l'ammortamento dei costi di nodo avanzati. Questo può portare ad un uso aumentato di array di gate programmabili sul campo (FPGAs) e prodotti standard applicativi (AS).

Determinazione in tempo reale e Scheduling

L'elaborazione fisica di 5G ha scadenze rigorose di tempistiche – spesso nella gamma di microsecondi sub-100 per determinate operazioni. I core DSP devono essere progettati con l'esecuzione di istruzioni deterministiche e la latenza a bassa interrompiatura. I disegni multi-core possono introdurre una contenzione imprevedibile per cache e memoria condivise.

Complessità e verifica del firmware

Il firmware DSP della banda base 5G moderno può contenere centinaia di migliaia di linee di codice, spesso scritte in un mix di C/C++ e montaggio. Verificare che il firmware soddisfa sia i requisiti funzionali e di tempistica in tutte le modalità operative è estremamente impegnativo.

Impatto sull'infrastruttura di comunicazione: Utilizzare i casi di guida evoluzione

Internet delle cose (IoT) e comunicazioni di tipo macchina massiccio

5G supporta mMTC (comunicazioni di tipo macchina massiva) con un massimo di 1 milione di dispositivi per chilometro quadrato. I DSP nelle stazioni di base IoT devono gestire la configurazione di connessione e il rilascio ad alta velocità mantenendo bassi consumi energetici.

Veicoli autonome e V2X

La comunicazione tra i veicoli e i veicoli (V2X) richiede collegamenti a bassa latenza ultra-rilievi (URLLC) con ritardi end-to-end inferiori a 10 ms. DSP nelle unità stradali (RSU) e nelle unità di bordo (OBUs) devono elaborare i dati di fusione degli algoritmi e prevedere i messaggi di consapevolezza cooperativa.

Automazione industriale e reti private 5G

Le reti private 5G (reti non pubbliche) sono impiegate in fabbriche, porti e miniere per supportare l'integrazione industriale dell'IoT e dei veicoli guidati automatizzati. I DSP in queste implementazioni devono gestire la pianificazione deterministica, l'integrazione di reti sensibili al tempo (TSN) e la coesistenza con Wi-Fi e altre tecnologie locali.

Accesso wireless fisso

L'accesso wireless fisso (FWA) utilizza 5G per fornire connettività a banda larga a case e aziende. I DSP nelle apparecchiature dei locali clienti (CPE) devono supportare la modulazione di alto ordine (fino a 256-QAM o anche 1024-QAM in condizioni ideali) e operare nelle bande 24-47 GHz mmWave. La gestione del vapore nelle distribuzioni statiche o quasi-statice è più semplice che per il mobile, ma il DSP deve gestire le interferenze critiche.

Conclusioni

Il futuro dei processori DSP in 5G e oltre non è una sola evoluzione ma un paesaggio di ramificazione di architetture specializzate su misura per diversi scenari di distribuzione. La domanda incessante di maggiore produttività, minore latenza e ridotto consumo energetico continuerà a guidare l'innovazione in progetti eterogenei multi-core, unità di elaborazione di grado AI e processi avanzati di semiconduttore.

I DSP resteranno indispensabili per le attività fisiche che sorreggono le comunicazioni cellulari, ma il loro ruolo si sta espandendo per contenere l'intelligenza artificiale, il carico di sicurezza e il funzionamento flessibile del software-definito. Come l'industria si muove verso le frequenze 6G e sub-THz, le sfide del tasso di campionamento, la dissipazione termica e il determinismo in tempo reale si intensificheranno solo.

Per ulteriori informazioni su argomenti specifici, fare riferimento alle 3GPP Rilasciare 18 specifiche tecniche[]] per le ultime caratteristiche 5G-Advanced, il O-RAN Alliance front-haul specifiche[, e analisi architettoniche dettagliate da organizzazioni come il IE Communications Society[[7FLT:5]