Il calcolo moderno sta alla soglia di una trasformazione guidata dalla fusione di elaborazione quantistica e classica. I microprocessori, i motori di calcolo classico, devono evolversi per ospitare bit quantici (qubits) che operano sotto principi fisici fondamentalmente diversi. La fabbricazione di tali chip ibridi richiede tecniche di produzione innovative che garantiscono compatibilità, stabilità e scalabilità. Questo articolo esamina i più promettenti progressi nella fabbricazione di microprocessore che stanno spianando la strada agli sviluppi futuri di calcolo quantistico.

La necessità di nuovi approcci di microfabrificazione

I microprocessori classici sono costruiti utilizzando processi complementari di metallo-ossido-semiconduttore (CMOS) ottimizzati per il funzionamento della temperatura ambiente e la logica binaria. I citazioni, tuttavia, ambienti di domanda che sono ordini di grandezza più rigorosi — spesso a temperature millikelvin, con estrema isolamento dal rumore elettromagnetico, e con tolleranze di fabbricazione misurate negli atomi.

I ricercatori stanno sviluppando flussi di fabbricazione che possono gestire sia gli strati di interconnessione metalliche ad alta densità della logica classica sia le strutture delicate, spesso bidimensionali, di qubit. Questa produzione a doppio scopo richiede innovazioni ad ogni passo: selezione substrato, deposizione, litografia, etching e packaging. L'obiettivo è quello di produrre chip in cui l'elettronica di controllo classico e i qubit coesiste sulla stessa substrato o nella riduzione della stessa fasciatura esterna.

Avanzamenti tecnologici chiave

Litografia Extreme Ultraviolet (EUV)

La litografia ultravioletta estrema (a 13.5 nm wavelength) ha già permesso la creazione di transistor con dimensioni di funzionalità inferiori a 10 nm in nodi avanzati come Intel 4 e TSMC N3. Per i circuiti quantistici, EUV fornisce la risoluzione necessaria per modellare elettrodi di qubit, giunzioni di Josephson e accoppiamenti di precisione senza precedenti.

Gli esperimenti recenti hanno dimostrato che le strutture definite dall'UEV in alluminio e niobio possono raggiungere le densità attuali critiche richieste per i qubit di transmon stabili. Mentre gli strumenti EUV sono costosi e richiedono ambienti sottovuoto, la loro adozione nella fabbricazione quantistica sta accelerando come le fonderie cercano di offrire processi specializzati per i clienti di calcolo quantistico.

Integrazione 3D eterogenea

L'integrazione monolitica di qubit e transistor classici sullo stesso die è impegnativa perché i bilanci termici e i materiali differiscono drasticamente. L'integrazione eterogenea 3D lo aggira impilando separatamente i dies fabbricati utilizzando tramite unità di tipo attraverso-silicon (TSVs) e il micro-bump bonding bonding.

Questo approccio riduce il numero di fili che viaggiano tra temperatura ambiente e fasi criogeniche, un importante collo di bottiglia per la scalatura. Intel ha dimostrato un chip di prova quantistica 3D che collega un array di 12-qubit a un controller criogenico utilizzando micro-bump di campo 49 μm. I TSV sono incassati attraverso l'interposer di silicio e placcati con i superconduttori per mantenere bassa resistenza a temperature mK.

Superconducting Material Innovations

Tuttavia, le prestazioni di questi materiali sono limitate da rumore a due livelli (TLS) di ossido amorfo a interfacce. Le recenti innovazioni includono l'uso di tantalio, che forma un ossido nativo più stabile, e niobio-titanio-nitride (NbTiN) film che presentano alte temperature critiche e abbassamento della posizione.

Un'altra direzione promettente è l'uso di superconduttori cristallini come leghe di renio e molibdeno-rhenium, che possono essere epitassialmente coltivate su substrati di silicio o di zaffiro. Questi materiali eliminano i confini del grano che contribuiscono al rumore.

Sviluppo di processo criogenico-compati

Ad esempio, quando i wafer sono raffreddati a 4 K, le miscugli di espansione termica tra i materiali possono causare stress e delaminazione. Le nuove ricette di processo utilizzano PECature VD a basso livello (deposizione di vapore chimico rinforzata dal plasma) per depositare dielettriche come SiO2 e SiNx con lo stress minimo del film. Inoltre, i silicidi metallici (e.Sig., m

Le stazioni di profilazione criogeniche, integrate nella linea fab, consentono di testare immediatamente le temperature mK senza rimuovere le wafer. Questo ciclo di feedback accorcia i cicli di sviluppo identificando le prestazioni di qubit più povere. Aziende come Quantware e Seeqc hanno investito in criogeniche dedicate che combinano strumenti CMOS standard con moduli criogenici.

Superare le sfide critiche

Qubit Coherence e Decoherence

La qualità centrale di un qubit è il suo tempo di coerenza — la durata su cui le informazioni quantiche rimangono intatte. La decoerenza deriva dall’accoppiamento al rumore ambientale: fluttuazioni di carica, rumore del flusso e fononi. Le innovazioni di fabbricazione attaccano direttamente queste fonti. Ad esempio, utilizzando interfacce di superconduttore epitaxiale riduce il rumore di quLS da un ordine di grandezza.

Un altro approccio è quello di creare qubit con un “silicon‐vacuum” gap utilizzando sospensioni micromeccaniche. Togliendo il substrato sotto il qubit, il canale di perdita dominante attraverso il substrato dielettrico viene eliminato. Questa tecnica, dimostrata dai ricercatori di Princeton e Yale, richiede un’accurata estrazione isotropica e un’essiccazione critica del punto per evitare la stimolazione.

Gestione termica a temperature criogeniche

Quando un microprocessore classico corre a temperature criogeniche, il calore dissipato da miliardi di transistor deve essere rimosso in modo efficiente mantenendo l'array qubit sotto i 20 mK. I dissipatori standard sono inefficaci perché i materiali come il silicio hanno una scarsa conducibilità termica a basse temperature.

La logica del singolo flusso-quantum (SFQ) basata su giunzioni di Josephson, può operare con potenza microwatt per cancello e interfacce naturalmente con qubit superconduttori. La fabbricazione di circuiti SFQ richiede processi simili a qubit ma con un'uniformità più stretta di corrente critica.

Scalabilità e Rendimento

I processori quantistici di oggi contengono decine a poche centinaia di qubit. I computer quantistici utili e maltolenti richiedono milioni. La messa a punto di tali numeri richiede tassi di rendimento superiori al 99,99% per ogni componente di qubit. Questo è molto oltre i livelli attuali in cui la variabilità di giunzione e i difetti causano un tasso di guasto del 10-20% per wafer. Le soluzioni includono il controllo dei processi statistici con l'ispezione ottica automatizzata (AOI) delle caratteristiche di mancanza di tessuto di architettura di sub-100 nmncy affrontate, e ridondata

La cooptimizzazione di progettazione di processo (PDCO) — una metodologia presa in prestito da CMOS avanzato — è ora applicata al layout di qubit. simulando il comportamento elettrico e quantico dei layout dei candidati prima di fare la maschera, le fonderie possono identificare le strutture sensibili al disallineamento o alla variazione di etching. IBM e Google hanno entrambi segnalato utilizzando l'apprendimento della macchina per identificare rapidamente i parametri di fabbricazione ottimali che massimizzano la resa di coerenza attraverso un wafer.

Architettura per l'integrazione Quantum-Classical

Elettronica di controllo on-Chip

Un importante collo di bottiglia nei sistemi quantistici attuali è il cablaggio tra l'hardware di controllo della temperatura ambiente e il chip criogenico. Ogni qubit richiede tipicamente un cavo coassiale per unità a microonde e lettura, che introduce ritardo, carico termico e costo.

La fabbricazione dei transistor crio-CMOS utilizza profili dopanti ottimizzati e ossido di cancello che mantengono tensioni di soglia e riducono gli effetti di congelamento. Diversi gruppi hanno dimostrato amplificatori operativi, convertitori digitali-a-analog e generatori di frequenza in 28 nm CMOS che funzionano a 4 K con < 1 mW power per channel. These circuits are then monolithically integrated or 3D‑stacked with the qubit layer. The ]Carta di crio-CMOS di controllo fornisce un riferimento dettagliato di tali sistemi.

Logica di correzione di errore quantistica

L'elaborazione quantistica di Fault-tolerant si basa sui codici di correzione degli errori che richiedono molti qubit fisici per qubit logico, insieme alla logica classica per la misurazione della sindrome e il feedback. L'integrazione di questa logica classica a livello criogenico richiede enormi ASIC o FPGA personalizzati che possono eseguire decodifica a condizioni di sub-microsecondo.

Il processore Sycamore di Google e i dispositivi successivi integrano uno strato di logica di controllo classico che esegue cicli di correzione degli errori in meno di 1 μs. La fabbricazione di questi chip utilizza un processo personalizzato di 22 nm con attraverso-substrate tramites che si collega allo strato di qubit. L'obiettivo è quello di infine ospitare l'intero motore di correzione di errore su un singolo chip, eliminando completamente i cavi esterni.

Le direzioni future

Qubitazioni basate su diamante

Mentre la maggior parte degli sforzi attuali si concentrano su qubits superconduttivi, i centri di vacanza azoto (NV) in diamante sono emersi come qubit robusti che operano a temperatura ambiente. La loro integrazione con i microprocessori convenzionali, tuttavia, richiede la fabbricazione di substrati di diamante-on-silicon e il posizionamento preciso dei centri NV.

Integrazione fotonica di Silicon

Le fotoniche siliconiche, dove la luce è guidata nelle guide d'onda in silicio, possono generare e manipolare qubit fotonici con processi CMOS-compatibili. La fabbricazione di sorgenti on-chip (spontaneous four-wave mixing), turni di fase e rivelatori utilizzando le fonderie tradizionali è già possibile.

Combinando i rivelatori monofotonici a nanowire superconduttivi (SNSPDs) con circuiti fotonici in silicio è un'area attiva di innovazione di fabbricazione. I SNSPD sono realizzati con niobio nitride o film afnium; sono depositati e incisi direttamente sulla parte superiore dello strato fotonico in silicio. La sfida è quella di allineare il nanowire precisamente sul nucleo di waveguide con precisione di al livello di al livello di al livello di al livello di al livello di al livello di al 9 nIST.

Impatto sociale e industriale

L’integrazione di un calcolo quantistico con microprocessori classici sblocca le capacità attualmente fuori portata. In crittografia, chip ibridi di classe quantistica potrebbero implementare l’algoritmo di Shor sugli acceleratori dedicati mantenendo un host classico per l’ingresso/uscita e la sicurezza. La scoperta di farmaci potrebbe sfruttare la simulazione quantistica delle interazioni molecolari, con parti quantistiche fabbricate accanto ai processori di dati classici.

Le industrie che si affidano a una rapida simulazione e ottimizzazione — aerospaziale, automotive, logistica — vedranno però vantaggi diretti. Il passaggio sarà graduale. Le prime applicazioni saranno probabilmente nell'ottimizzazione di ispirazione quantistica e nell'apprendimento di macchine a livello quantistico, dove il microprocessore classico gestisce la maggior parte del carico di lavoro e il nucleo quantistico risolve specifici sotto-problemi.

La domanda di imballaggi avanzati (3D stacking, TSV) e materiali specializzati (superconduttori, dielettrici criogeniche) apre nuovi flussi di entrate per le fonderie. I produttori di apparecchiature stanno già sviluppando strumenti per la deposizione sottile di film di qualità qubit. Il mercato globale per attrezzature di fabbricazione quantistica è previsto per superare i 2 miliardi di dollari entro il 2030.

Conclusioni

La fabbricazione di microprocessore per l'integrazione di calcolo quantistico sta avanzando su più fronti: la litografia per creare caratteristiche su scala atomica, l'integrazione eterogenea per sposare materiali e zone di temperatura disparate, nuovi superconduttori che prolungheranno la coerenza del qubit, e processi crio-adattati che portano il controllo elettronico più vicino ai qubit.