Comprendere i sistemi multi-ADC e la loro complessità crescente

I moderni sistemi di acquisizione dati si affidano sempre più a multipli Convertitori analogici-digitali (ADC) che operano in parallelo per catturare i segnali a banda larga, migliorare la gamma dinamica attraverso l'interleaving, o raggiungere la diversità spaziale nelle applicazioni phased-array.

Con coerenza dei dati si conservano le relative relazioni di fase e di tempistica tra più canali digitalizzati esattamente come esistevano nel dominio analogico. Con il raggiungimento di questa coerenza inizia con un orologio pulito e stabile che viene distribuito uniformemente ad ogni ADC nel sistema. Quando ogni convertitore innesca il suo circuito campione-e-hold esattamente lo stesso istante, le parole digitali risultanti si allineano nel tempo, consentendo ai processori a valle di eseguire la correzione di fase di sincronizzazione, analisi spettrale.

Il ruolo della sincronizzazione dell'orologio nella coerenza dei dati

La sincronizzazione dell'orologio è il processo di garantire che tutti gli input dell'orologio ADC condividano frequenza e fase identiche, e che ogni campione del dispositivo allo stesso momento rispetto ad un riferimento comune. In un sistema perfettamente sincronizzato, i tempi di campionamento di ogni ADC differiscono da un importo molto inferiore a un periodo campione (tipicamente picosecondi).

Il segnale dell'orologio determina l'istante di campionamento: un bordo in salita (o bordo in caduta) attiva il circuito interno di traccia e di aggancio dell'ADC per catturare la tensione istantanea sul suo ingresso. Se due ADC ricevono i bordi dell'orologio in tempi leggermente diversi, i valori del campione corrispondono a diversi punti sulla forma d'onda di ingresso a tempo continuo.

Effetti degli orologi non sincronizzati

Quando gli orologi si allontanano o non sono allineati, diversi problemi emergono che compromettono direttamente la coerenza dei dati:

  • Il disallineamento dei dati tra i canali:[] I campioni digitali di diversi ADC sono stati modificati in tempo rispetto all'altro.
  • L'accuratezza ridotta nelle misurazioni sensibili al tempo:[ Le applicazioni come il lidar o il radar a impulsi richiedono una conoscenza precisa di quando ogni campione è stato preso.
  • In aumento della difficoltà nella ricostruzione del segnale:[ I sistemi ADC interlasciati (interleaving temporale) si basano su una precisa spaziatura temporale tra i convertitori per raggiungere tassi di campione aggregati più elevati.
  • La differenza di correlazione nei correlatori multicanale:[] Radio astronomia e sistemi radar passivi cross-correlate segnali da più ricevitori. Anche le piccole errori di tempismo riducono l'ampiezza di picco di correlazione e introducono lobi laterali falsi.

Metodi di ottenere la sincronizzazione

Sono disponibili diverse tecniche per ottenere il livello richiesto di sincronizzazione dell'orologio, ognuna con i trade-off in complessità, prestazioni jitter e scalabilità.

  • Fonti di clock raschiate con tracce abbinate: L'approccio più semplice utilizza un singolo generatore di clock di alta qualità (spesso un oscillatore a basso rumore) la cui uscita è alimentata ad ogni ADC attraverso tracce PCB accuratamente abbinate a lunghezza.
  • Reti di distribuzione di blocchi con alberi buffer:[ Chip di distribuzione dedicati dell'orologio (ad esempio [Analog Devices distribuzione dell'orologio ICs)) estrarre l'orologio di riferimento con ritardo deterministico e skew regolabile. Questi dispositivi spesso includono regolazione programmabile di ritardo fine (sotto-picoseconda risoluzione) per compensare le differenze di routing PCB
  • JESD204B SYSREF e allineamento orologio dispositivo: Gli ADC ad alta velocità moderni utilizzano lo standard di interfaccia seriale JESD204B, che include un segnale SYSREF per sincronizzare gli orologi campione locali di convertitori multipli.
  • Segnali di attivazione esterni per l'allineamento di un colpo:[ Nelle applicazioni a movimento di scoppio come il radar pulsato, un segnale di attivazione può forzare simultaneamente tutti gli ADC per iniziare il campionamento su un bordo di clock specificato. Questo metodo si basa sull'orologio già allineato in fase; il trigger ripristina efficacemente la numerazione del campione attraverso i convertitori.
  • Cuscite bloccate in PH (PLL) con buffer a zero-delay:[ Per sistemi con domini a clock multipli, PLLs può bloccare ogni orologio locale ad un riferimento comune e fornire allineamento di fase deterministico.

Oltre la sincronizzazione di base: Jitter, Skew e Phase Noise

Anche dopo aver raggiunto l'allineamento del campione, la qualità del segnale dell'orologio influisce direttamente sulla coerenza dei dati.

Jitter e il suo impatto sulle prestazioni ADC

Il tempo di LT è la variazione casuale dei bordi dell'orologio. Quando un'onda sine viene campionata in tempi leggermente diversi, la tensione istantanea varia, introducendo il rumore del jitter di apertura che limita il rapporto segnale-rumore (SNR) alle alte frequenze di input.

Il rumore di fase e la sua relazione alla coerenza

Un orologio con rumore ad alta fase vicino al vettore (chiusura rumore di fase) causerà i dati campionati di avere oscillazioni di fase correlate tra più ADC. Nei sistemi di elaborazione coerente, come radar di apertura sintetica (SAR), il rumore di fase close-in limita il contrasto raggiungibile e introduce obiettivi fantasma.

Applicazioni e considerazioni di progettazione reali

L’importanza delle scale di sincronizzazione dell’orologio con la larghezza di banda del sistema, il conteggio dei canali e il guadagno di elaborazione coerente.

Radar di fase

I moderni radar a binario a binario (sia militari che civili) si spostano elettronicamente applicando i segnali di fase da centinaia o migliaia di elementi di ricezione individuali. Ciascun elemento include un ADC che digitalizza il segnale RF dopo la conversione. Gli algoritmi di teletrasformazione sommano i segnali digitalizzati con i pesi complessi appropriati. Se l'orologio passa tra due ADC supera una frazione del periodo di vettore, il modello di fascio ridotto

Imaging medico degli ultrasuoni

Nelle sonde ultrasuoni, migliaia di elementi piezoelettrici inviano e ricevono onde acustiche. La catena ricevente utilizza molti ADC per digitalizzare gli echi. L'aggiunta coerenti di questi canali forma l'immagine. Qualsiasi errore di tempo tra ADCs sfocia l'immagine e riduce la risoluzione di contrasto.

Acquisizione di dati ad alta velocità per strumenti scientifici

Gli esperimenti fisici di particelle, come quelli del CERN, impiegano massicce serie di ADC per catturare eventi transitori veloci. I sistemi CERN Timing e Synchronization Distribution (TS&D)] utilizzano la distribuzione di orologi di precisione sulle ricostruzioni ottiche con compensazione attiva dello skew. Questi sistemi raggiungono la sincronizzazione tra i chilometri di distanza, permettendo a migliaia di ADC di tracciati di contorno.

Linee guida per il raggiungimento della sincronizzazione Robusta

Per tradurre la teoria in pratica, i progettisti di sistema devono seguire una serie di linee guida provate quando si progetta un albero orologio multi-ADC.

  • Osare un oscillatore di riferimento a basso rumore[[[] – Iniziare con una sorgente pulita. Qualsiasi rumore sul riferimento è moltiplicato per il PLL e appare sull'orologio ADC. Utilizzare oscillatori di cristallo con rumore di fase meglio di -150 dBc/Hz a 10 kHz offset per applicazioni complesse.
  • Utilizza dispositivi di distribuzione dell'orologio dedicati[[] – I buffer di ventilatore generici possono introdurre un eccesso di jitter additivo. Invece, utilizzare gli IC di distribuzione dell'orologio specificati per lo spiedo deterministico e il rumore di fase additivo basso (ad esempio, HMC7044 da dispositivi analogici o LMK04828 da TI).
  • Match PCB traccia lunghezze rigorosamente[ – Su un bordo, il ritardo di propagazione di un segnale di clock è di circa 150 ps per pollice (in FR-4). Un errore di 0,1 pollici produce 15 ps di spiedo, che può essere fatale per ADC ad alta velocità.
  • Implementa la distribuzione SYSREF con un layout attento – Nei sistemi JESD204B, il segnale SYSREF deve essere trattato come un orologio ad alta velocità stesso.
  • Comprese le capacità di calibrazione e diagnostica[[] – Anche con un design perfetto, può esistere un residuo di spiedo dovuto alle variazioni di processo. Includere auto-test integrato (BIST) o routine di calibrazione esterna che iniettano un tono noto e misurano la differenza di fase tra i canali ADC.
  • Distribuzione ottica del sensore per grandi sistemi[[] – Quando gli ADC sono distribuiti su più assi o telaio, la distribuzione dell'orologio elettrico diventa impraticabile a causa delle lunghezze dei cavi e delle differenze di messa a terra. La distribuzione dell'orologio ottico utilizzando una singola sorgente laser e i fotodetetectori possono mantenere la sincronizzazione di livello femtosecondo su centinaia di metri.

Argomenti avanzati: Sincronizzazione multichip e interleaving

Due scenari avanzati meritano un'attenzione particolare: sincronizzare gli ADC attraverso più chip in una configurazione interleaved tempo e sincronizzare convertitori eterogenei (ad esempio, ADC e DAC).

ADC Arrays interlanciati dal tempo

I campionati di tempo sono identici, ogni campionamento di tipo ADC, ogni campionamento a una velocità di Floghi], ma con fasi di tempo di sblocco indesiderate, il tasso di campionamento effettivo è M × F s. Le fasi di clock devono essere esattamente ridotte da 360M

Sincronizzazione di ADC e DAC nei sistemi Transceiver

Nelle moderne radio definite dal software e nei transceiver phased-array, sia i percorsi di ricezione che di trasmissione utilizzano spesso più convertitori. I DAC riceveranno e trasmettono un riferimento di fase comune per consentire la cancellazione del duplex o full-duplex. Lo standard JESD204C estende le capacità di sincronizzazione per includere sia ADC che DAC con un singolo sistema di gestione dell'orologio SYSREF.

Conclusione: Sincronizzazione come pietra angolare delle prestazioni del sistema

La sincronizzazione dell'orologio riflette realmente la presenza di una funzione di tipo "buono" nei sistemi multi-ADC; è la base su cui poggia l'elaborazione dei dati coerente. Senza di essa, i vantaggi di utilizzare più convertitori – come l'aumento della larghezza di banda attraverso l'interleaving, la diversità spaziale attraverso l'elaborazione di array e il guadagno di correlazione – diventano inattaccabili.