Perché IEEE 1801 Matters per il design FPGA a basso potere in dispositivi mobili

I dispositivi mobili sono diventati la piattaforma di calcolo primaria per miliardi di utenti in tutto il mondo. Da smartphone e tablet a wearables e endpoint IoT, questi dispositivi richiedono un delicato equilibrio tra prestazioni e efficienza energetica.

Comprendere IEEE 1801 e il formato di potenza unificato

IEEE 1801 è stata ratificata per la prima volta nel 2009 e ha subito diverse revisioni, con IEEE 1801-2018 la versione più recente ampiamente adottata. Lo standard definisce un sintalogo e una semantica per specificare l'intento di potere di un design elettronico. L'intento di potere si riferisce agli obiettivi e ai vincoli del designer per quanto riguarda la distribuzione, il controllo e la gestione di diverse parti di un chip o di un sistema.

Nel suo core, IEEE 1801 consente ai progettisti di definire i domini di potenza, che sono gruppi di logica che condividono un alimentatore comune e possono essere alimentati in modo indipendente su o giù. All'interno di ogni dominio di potenza, i progettisti possono specificare i livelli di tensione, gli stati di potenza (come ON, OFF, o RETENZIONE), e le celle di gestione del potere come i turni di livello, le celle di isolamento e i registri di ritenzione.

Per i progettisti FPGA, IEEE 1801 è particolarmente prezioso perché FPGAs ha spesso architetture di potenza eterogenee con più rotaie di tensione, capacità di scalamento della tensione dinamica e strutture di accoppiamento di potenza complesse. Lo standard fornisce un linguaggio comune per descrivere queste architetture, facilitando la collaborazione tra team di progettazione, fornitori di IP e fornitori di efficienza EDA. Inoltre, come dispositivi mobili incorporano sempre più il tessuto FPGA insieme a processori di applicazioni e altri acceleratori specializzati, la capacità di raggiungere il livello di potenza generale, la capacità di specificare il livello di efficienza.

Il ruolo crescente di FPGA nei dispositivi mobili

I FPGA sono considerati troppo potenti e costosi per le applicazioni mobili. Tuttavia, i progressi nei processi di produzione dei semiconduttori, insieme alle innovazioni nell'architettura FPGA, hanno ridotto notevolmente l'impronta di potenza di questi dispositivi.

Nei dispositivi mobili, FPGAs sono spesso utilizzati come co-processori o acceleratori che gestiscono carichi di lavoro specifici più efficiente di una CPU generale o GPU. Ad esempio, un FPGA può essere configurato per eseguire l'inferenza della rete neurale con latenza drammaticamente inferiore e il consumo di energia rispetto ad un approccio basato sul software.

Nonostante questi vantaggi, l'integrazione di un FPGA in un dispositivo mobile presenta sfide di gestione della potenza uniche. I dispositivi mobili hanno buste termiche rigorose, capacità della batteria limitata e requisiti di affidabilità rigorosi. Un FPGA che consuma energia non necessaria quando idle, o che sperimenta i droops di tensione durante le transizioni di potenza dinamiche, può compromettere l'intera esperienza dell'utente.

Sfide di bassa potenza in FPGA Design per dispositivi mobili

La progettazione di FPGA a bassa potenza per dispositivi mobili comporta la navigazione di uno spazio di scambio complesso. Da un lato, i progettisti devono massimizzare le prestazioni per watt per fornire la reattività e le capacità che gli utenti si aspettano. D'altra parte, devono ridurre al minimo il consumo di energia per estendere la durata della batteria ed evitare il throttling termico.

Cambio 1: Domini di potenza eterogenei. Le FPGA moderne contengono domini di potenza multipli, ognuno dei quali può operare a livelli di tensione differenti ed essere alimentato in modo indipendente. Gestire questi domini richiede correttamente una precisazione degli stati di potenza, dei livelli di tensione e della sequenziamento di potenza.

Challenge 2: Dynamic Power Management. I dispositivi mobili spesso si muovono tra stati attivi, idle e sonno. Un FPGA deve essere in grado di passare tra questi stati rapidamente ed efficacemente, mantenendo i valori di registro laddove necessario e ripristinando la funzionalità senza indugio.

Challenge 3: Complessità di verifica. I progetti di bassa potenza introducono nuove modalità di fallimento che non sono catturate dalla tradizionale verifica funzionale. Problemi come la sequenziamento di potenza errata, i turnisti di livello mancanti, o i percorsi di corrente non progettati possono causare guasti funzionali o anche danni fisici.

Challenge 4: Portabilità degli strumenti e riutilizzo IP. I team di progettazione FPGA spesso utilizzano un mix di strumenti EDA da diversi fornitori. Senza un formato di potenza standard, specificando l'intento di una catena di strumenti non garantisce che lo stesso intento venga interpretato correttamente da un altro strumento.

IEEE 1801 affronta direttamente queste sfide fornendo un formato unificato e diagnostico degli strumenti per la specifica dell'intento di potenza.Adottando questo standard, i progettisti possono garantire che le loro strategie di gestione della potenza siano applicate in modo coerente su tutto il flusso di progettazione, dalla simulazione RTL all'implementazione fisica.

Vantaggi chiave di IEEE 1801 per il design FPGA a basso potere

Gestione del dominio di potenza

IEEE 1801 consente ai progettisti di definire chiaramente i domini di potenza all'interno di un design FPGA. Ogni dominio può essere assegnato un alimentatore specifico, e lo standard supporta le specifiche degli interruttori di potenza che controllano quando l'alimentazione viene consegnata a ciascun dominio. Questo consente di eseguire un'alimentazione selettiva, dove i blocchi di logica inattivo sono completamente alimentati per eliminare la corrente di perdita.

Valutazione e analisi di potenza accurata

IEEE 1801 facilita questo fornendo un quadro coerente per la modellazione degli stati di potenza e delle loro correnti associate. Gli strumenti EDA possono simulare il comportamento di potenza del design in diverse condizioni operative, permettendo ai progettisti di identificare i punti di potenza, ottimizzare i livelli di tensione e convalidare le strategie di gestione della potenza prima della fabbricazione.

Consistenza e portabilità degli strumenti

Uno dei vantaggi più significativi di IEEE 1801 è che consente la coerenza progettuale tra diversi strumenti e fasi di progettazione EDA. Un file UPF creato durante la fase architettonica può essere utilizzato durante il flusso di progettazione, dalla simulazione RTL alla sintesi, luogo e percorso, e la verifica finale. Questo elimina la necessità di ri-specificare manualmente l'intento di potenza multipla per ogni strumento, riducendo il rischio di errori e risparmiando tempo di ingegneria.

Maggiore affidabilità e gestione termica

La gestione dell'energia influisce direttamente sull'affidabilità e sul comportamento termico dei dispositivi mobili. L'eccessiva potenza porta a temperature operative più elevate, che possono accelerare l'elettromigrazione, ridurre la durata della batteria e causare un'interruzione termica che degrada le prestazioni. IEEE 1801 consente ai progettisti di implementare strategie di gestione termica avanzate specifica specifica specificando gli stati di potenza che riducono il consumo energetico quando le soglie di temperatura sono superate.

Realizzazione pratica di IEEE 1801 nel flusso di progettazione FPGA

Specificazione dell'intento di potere

Il primo passo nell'implementazione di IEEE 1801 in un flusso di progettazione FPGA è quello di creare un file UPF che cattura l'intento di potere. Questo file è tipicamente scritto accanto al codice RTL e si evolve come il design matura.

Simulazione e verifica

Una volta che l'intento di potere viene catturato in UPF, il passo successivo è quello di verificare che il design si comporta correttamente sotto tutti gli stati di potenza. Gli strumenti di simulazione di Power-Aware possono leggere il file UPF e applicare le transizioni di stato di potenza specificate durante la simulazione. Questo consente ai progettisti di controllare che le celle di isolamento sono abilitate quando i domini sono alimentati, che i registri di ritenzione mantengono correttamente i loro valori, e che il sequenziamento di potenza risponde ai requisiti di temporizzazione di temporizzazione e che soddisfano i tempi.

Sintesi e attuazione

Durante la sintesi e l'implementazione fisica, gli strumenti EDA utilizzano il file UPF per guidare l'ottimizzazione della potenza. Lo strumento di sintesi può inserire i turni di livello, le celle di isolamento e i registri di ritenzione automaticamente basati sulla specifica UPF. Durante il luogo e il percorso, lo strumento può assegnare domini di potenza alle regioni fisiche del FPGA e le reti di distribuzione di potenza di route in modo appropriato.

Impatto sulle prestazioni del dispositivo mobile e sull'esperienza dell'utente

Durata della batteria estesa

Il vantaggio più diretto del design FPGA a bassa potenza abilitato da IEEE 1801 è la durata della batteria estesa. Specificando con precisione i domini di potenza e implementando una efficace schermatura di potenza, i progettisti possono garantire che la FPGA consuma energia minima quando non elabora attivamente i dati.Per i dispositivi mobili che spendono una parte significativa del loro tempo in stati standby o idle, questo può tradurre in ore o anche giorni di ulteriore durata della batteria.

Miglioramento dell'efficienza termica

I dispositivi mobili si affidano a meccanismi di raffreddamento passivo e di gestione termica limitata, riducendo così la potenza termica è fondamentale per mantenere le prestazioni di picco. Utilizzando IEEE 1801 per implementare la tensione dinamica e la scalabilità della frequenza e la copertura di potenza, i progettisti possono mantenere la FPGA all'interno del suo budget termico anche sotto carichi di lavoro pesanti.

Abilitare i fattori di forma più sottili

I vincoli termici e di potenza spesso dettano il design fisico dei dispositivi mobili. Un dispositivo che genera meno calore può utilizzare un telaio più sottile e richiede un hardware di gestione termica meno voluminoso. Ottimizzare il consumo energetico attraverso il design conforme agli standard IEEE 1801, gli ingegneri possono aiutare i team di prodotto a creare dispositivi più sottili, più leggeri e più esteticamente gradevoli senza sacrificare le prestazioni.

Tendenze e standard evolutivi

Le versioni più recenti hanno aggiunto il supporto per tecnologie avanzate come circuiti integrati tridimensionali (3D-IC), sistemi multi-die e integrazione eterogenea. Per dispositivi mobili che si affidano sempre più a sistemi di controllo standard (SiP) e architetture basate su chiplet, queste estensioni sono altamente rilevanti. Inoltre, lo standard è in fase di allineamento con altre specifiche del settore IPMME.

Nel settore FPGA, i fornitori forniscono un supporto migliore per UPF nei loro strumenti di progettazione. Ad esempio, Xilinx Vivado[ e Intel Quartus Prime] offrono entrambe le funzionalità di ottimizzazione di potenza che possono essere guidate da vincoli UPF.

Migliori Pratiche per l'implementazione di IEEE 1801 in FPGA Designs

Per i team che desiderano adottare IEEE 1801 nel loro flusso di progettazione FPGA, diverse best practice possono aiutare a garantire il successo. In primo luogo, iniziare presto definendo l'intento di potenza a livello architettonico piuttosto che retrofitting esso dopo che RTL è completo. Questo consente strategie di gestione del potere di influenzare le decisioni di microarchitettura, portando a progetti più efficienti.

Conclusioni

IEEE 1801 è uno standard di base per il design FPGA a bassa potenza nei dispositivi mobili. Fornendo un formato unificato e diagnostico degli strumenti per specificare l'intento di potenza, consente ai progettisti di implementare strategie di gestione della potenza sofisticate che estendono la durata della batteria, riducono la generazione di calore e migliorano l'affidabilità.