Table of Contents
Poiché l'industria dei semiconduttori continua a perseguire in modo inesauribile dimensioni sempre più piccole di transistor in conformità con la legge di Moore, un effetto meccanico quantistico precedentemente trascurabile è diventato un fattore dominante nelle prestazioni e nell'affidabilità dei dispositivi.
La Fisica del tunnel quantistico
La barriera quantistica si estende in modo efficace dalla doppiazza delle onde dell'onda. Nella meccanica classica, un elettrone con energia E] incontra una potenziale barriera di altezza V]]]]0]] > E] non può riflettere la barriera
La base matematica per il tunneling nei dispositivi semiconduttori è spesso descritta utilizzando l'approssimazione Wentzel‐Kramers‐Brillouin (WKB) per una barriera rettangolare unidimensionale, il coefficiente di trasmissione T[] è approssimativamente:
T] ≈ exp( -2 * ∫√(2m*(V(x)-E)))/ħ dx )
dove m* è la massa efficace, V(x) il profilo potenziale e ħ la costante ridotta Planck.Questo rapporto evidenzia perché dielettrici ad alta velocità e ossidi fisici più spessi possono sopprimere il tunneling: aumentano l'altezza e la larghezza della barriera effettiva. La realtà nei dispositivi ultra-scaled è più complessa a causa della flessione della banda, della quantizzazione nel canale, e degli effetti multidimensionali, ma il principio principale rimane: la funzione di tunneling è un'esposi.
Contesto storico
La logica di drenaggio quantistica è stata osservata negli anni '20 nel contesto del decadimento alfa e successivamente è stata applicata alle giunzioni semiconduttori nel diodo del tunnel (Leo Esaki, 1957).
Impatto sui dispositivi semiconduttori ultra-calati
Il tunneling quantistico colpisce praticamente ogni aspetto del moderno funzionamento del transistor, dal consumo statico di energia alle prestazioni dinamiche.
Correnti di tunnel e di scherma di ossido di cancello
In MOSFETs planari tradizionali, lo spessore del tunnel di gate (diossido di silicio) è stato scalato aggressivamente per migliorare il controllo delle porte e la corrente di azionamento. Tuttavia, sotto circa 2 nm, il tunnel diretto attraverso l'ossido diventa significativo.
Le correnti di fuga dovute al tunneling non sono limitate ai transistor logici. Nella memoria Flash, gli strati di stoccaggio di carica si basano su tunneling per le operazioni di programma/erase, ma la perdita indesiderata può causare la perdita di ritenzione.
Effetti a corto raggio e degradazione delle prestazioni
Il tunnel aumenta gli effetti a corto raggio (SCE), in particolare abbassando la barriera indotta (DIBL) e ] riduce il roll-off di tensione di soglia. In un canale corto, il potenziale di scarico può abbassare la barriera di sorgente-a canale, permettendo ai vettori di essere incrementato il fenomeno di tensione
Consumo di energia e gestione termica
Con le correnti di dispersione indotte da tunnel, il componente di potenza statica è diventato paragonabile alla potenza dinamica in nodi avanzati.Per i processori ad alte prestazioni, la potenza di fuga può rappresentare il 30-50% della potenza totale del chip. Questo calore di scarto deve essere dissipato, aumentando i limiti di potenza termica (TDP) e i costi di raffreddamento.
Preoccupazioni di affidabilità
Le sfide della temperatura della LT (BTI) – entrambe negative (NBTI) e positive (PBTI) – sono accelerate dal tunneling dei portanti caldi nel dielettrico del cancello, creando trappole che spostano la tensione di soglia nel tempo.
Strategie di ingegneria per gli effetti di tunneling Mitigate
Invece di accettare le limitazioni imposte dal tunneling, l'industria dei semiconduttori ha sviluppato un ricco kit di strumenti di materiali, architetture dei dispositivi e tecniche di progettazione per sopprimere le sue conseguenze indesiderabili.
Innovazione dei materiali
Il tunnel più basso (in inglese) è il tunnel più alto (in inglese) (in inglese: ELT-FLT-Glow) (in inglese) (in inglese: ELT-Floy) (in inglese)
Un'altra frontiera materiale è l'introduzione di materiali 2D] come grafo e dichalcogenides metallici di transizione (ad esempio, MoS2]]]. La loro natura atomicamente sottile presenta un nuovo insieme di ostacoli e opportunità di tunneling.
Cambiamenti di architettura del dispositivo
Forse la strategia di mitigazione più efficace è stata la transizione dai transistor planari alle architetture tridimensionali. FinFETs], introdotto al 22 nm nodo (Intel, 2011), circondare il canale su tre lati con il cancello, fornendo un migliore controllo elettrostatico e riducendo la perdita di sorgente-to-drain.
Tecniche di processo e di progettazione
Halo doping[LT1] (pocket implants) crea una maggiore concentrazione di doping vicino alla sorgente e allo scarico, riducendo la larghezza della barriera ai bordi e quindi sopprimendo la struttura di distribuzione della banda per aumentare la struttura portante
Oltre la pressione: Tunneling di raccolta per dispositivi di meraviglia
Mentre il tunneling è spesso visto come un fattore limitante, consente anche diversi promettenti nuovi concetti di dispositivo che potrebbero estendere la legge di Moore o offrire funzionalità completamente nuove.
Trasmettitori di campo-effetti tunnel (TFET)
Le applicazioni di TFET sfruttano il tunnel a banda, invece dell'emissione termica da passare. Poiché il tunnel è un filtro a forte energia, i TFET possono raggiungere oscillazioni sottosella sotto i 60 mV/decendere a temperatura ambiente, potenzialmente consentendo un funzionamento a ultra-basso-tensione. La sfida consiste nel raggiungere ostacoli ad alta corrente continua, mantenendo ripidi pendici sub-ritorni.
FET di capacità negativa (NC-FETs)
Un altro dispositivo emergente utilizza un materiale ferroelettrico nello stack del cancello, creando un effetto di capacità negativo che amplifica il potenziale superficiale. Questo può ridurre l'oscillazione sub-sorgente inferiore a 60 mV/decennio senza contare su tunneling per il commutatore. Tuttavia, lo strato ferroelettrico stesso può essere soggetto a tunneling leakage se troppo sottile.
Quantum Dot e Transistor a singolo elettrone
Al limite ultimo di scaling, quantum dots — isole di dimensioni nanometriche — possono intrappolare elettroni singoli, consentendo transistor che operano con pochi elettroni. Il tunnel è il meccanismo con cui gli elettroni entrano e e escono dal punto. Questi dispositivi sono estremamente sensibili e potrebbero essere utilizzati per memorie ultra-dense o logica quantistica.
Tunneling esplosivo in tecnologie di memoria
La memoria di fondo è l'esempio classico di sfruttamento del tunnel: elettroni tunnel attraverso un ossido sottile per memorizzare la carica in un cancello galleggiante.
Prospettive future e la strada principale
L'industria dei semiconduttori si avvicina ai limiti fisici fondamentali in cui domina il tunnel quantistico. I nodi da 2 nm e da 1.4 nm attualmente in fase di sviluppo (aspettati intorno al 2025–2030) probabilmente impiegano architetture GAA con nanometri o dispositivi a forcella.
Sul fronte dei materiali, 2D semiconduttori] come monostrato MoS2[] offrono una sottilezza del canale finale (≈0.65 nm) che riduce drasticamente gli effetti a corto canale, ma anche affrontare tunneling grave a contatti e attraverso dielettriche di cancello.
Il ruolo del tunneling in affidabilità diventerà ancora più critico quando i dispositivi si avvicinano alle dimensioni atomiche. Ad esempio, a 3 nm nodo, l'ossido di cancello può essere solo di tre o quattro strati atomici di spessore, rendendolo vulnerabile agli eventi di rottura stocastica.
Possiamo anche aspettarci che il tunneling giochi un duplice ruolo nel calcolo quantico. I qubits dei semiconduttori, per esempio, utilizzano punti quantici dove il tunneling tra i punti mediati interagisce. Ridurre il tunneling indesiderato all'ambiente (decoerenza) è fondamentale per la fedeltà del qubit.
In sintesi, il tunneling quantistico non è più una curiosità teorica; è il vincolo fisico dominante nei dispositivi semiconduttori ultra-scalati. Attraverso la scienza dei materiali ingegnosi, l'ingegneria dei dispositivi e il design dei circuiti, l'industria è finora riuscita a mantenere sotto controllo la tunneling, permettendo scaling esponenziale di continuare per decenni. La prossima generazione di dispositivi richiederà strategie di mitigazione ancora più aggressive - e la volontà di abbracciare la scala di uno strumento, non solo un approccio trascennale.
Per ulteriori informazioni, le seguenti risorse forniscono discussioni dettagliate sul tunneling nei dispositivi a semiconduttore: