Il ruolo dell'accelerazione hardware in crittografia

Gli algoritmi di crittografia sono computazionalmente intensivi, in particolare quando si tratta di grandi volumi di dati o di elaborazione di migliaia di transazioni al secondo. I moderni microprocessori integrano acceleratori hardware dedicati per scaricare le operazioni crittografiche dalla CPU, riducendo la latenza e il consumo energetico, migliorando notevolmente il throughput.

AES-NI e relativi set di istruzioni

Intel Advanced Encryption Standard New Istruzioni (AES-NI) è una delle caratteristiche di accelerazione hardware più ampiamente adottate nei processori x86. Introdotto nel 2010, AES-NI fornisce sei nuove istruzioni che eseguono la crittografia AES rounds ⁇ , la decrittografia e l'espansione chiave ⁇ in un unico ciclo di clock.

Oltre a AES, Intel offre anche estensioni SHA (SHA-NI) per funzioni hash utilizzate nei controlli di integrità e firme digitali. L'estensione Crypto di ARM (parte di ARMv8-A) include un supporto hardware simile per AES, SHA-1, SHA-256, e aritmetica modulare per operazioni chiave pubblica.

Generatori di numeri casuali hardware (HRNGs)

Tutti i protocolli crittografici dipendono da numeri casuali imprevedibili per la generazione di chiavi, nonces e vettori di inizializzazione. I generatori di numeri pseudo-radiformi basati sul software (PRNG) sono vulnerabili alla predisposizione se non seme correttamente.

Ambienti di esecuzione affidabili (TEEs)

Un cambiamento fondamentale nel processore design è la separazione del codice e dei dati sensibili alla sicurezza in ambienti di esecuzione isolati.Gli ambienti di esecuzione affidabili (TEEs) forniscono un isolamento rinforzato dall'hardware che protegge le applicazioni da sistemi operativi compromessi o ipervisori.

Estensioni della Guardia di Software Intel (SGX)

Intel SGX consente alle applicazioni di creare regioni di memoria crittografate chiamate enclaves. Il processore applica controlli di accesso in modo che anche il software privilegiato non possa leggere o scrivere memoria enclave.Codice all'interno dell'ennclave viene eseguito con integrità e riservatezza, rendendo SGX adatto per proteggere la gestione dei diritti digitali (DRM), chiavi di crittografia e carichi di lavoro cloud riservati.

ARM TrustZone

TrustZone di ARM, disponibile nei processori Cortex-A dal 2004, divide il sistema in un “mondo normale” (il ricco OS) e un “mondo sicuro” (il TEE).Il processore passa tra i mondi attraverso una modalità monitor, e i segnali di livello bus impediscono alle periferiche normali-mondo di accedere alla memoria sicura.

Virtualizzazione crittografata protetta AMD (SEV)

AMD SEV crittografa la memoria della macchina virtuale (VM) in modo trasparente utilizzando un processore di sicurezza dedicato (AMD Secure Processor). Ogni VM ottiene la propria chiave di crittografia, quindi anche l'ipervisor non può decifrare la memoria degli ospiti. SEV-ES (Encrypted State) protegge i registri della CPU e SEV-SNP (Secure Nested Paging) aggiunge il controllo dell'integrità per prevenire gli attacchi di riproduzione.

Deposito e provisioning di chiavi sicure

La crittografia è forte solo come la protezione delle chiavi crittografiche stesse. I microprocessori ora includono meccanismi di archiviazione e di provisioning sicuri dedicati per prevenire l'esfiltrazione chiave.

Modulo di piattaforma fidato (TPM) 2.0

TPM 2.0, standardizzato dal Trusted Computing Group (TCG), supporta più algoritmi crittografici (RSA, ECC, SHA-256) e fornisce capacità di attestazione per verificare l’integrità del sistema.

Enclave sicure nei dispositivi di consumo

Apple Secure Enclave Processor (SEP) è un microcontroller dedicato con il proprio boot sicuro, ROM e memoria crittografata. gestisce Touch ID, Face ID e Apple Pay transazioni, gestione del materiale chiave e dati biometrici senza esporli al sistema operativo principale. Il SEP utilizza un motore AES, crittografia a curva ellittica (ECC), e un accesso TRNG dedicato. Allo stesso modo, Google Titan M sicurezza

Minacce e contromisure emergenti

Poiché i microprocessori diventano più potenti, gli attaccanti sviluppano nuovi metodi per estrarre i segreti dall'hardware.

Attacco laterale-canale

Le operazioni crittografiche trascorrono le informazioni attraverso variazioni di tempo, consumo di energia, emissioni elettromagnetiche o contention della cache.Spettra e Meltdown (2018) hanno dimostrato che l'esecuzione speculativa nelle CPU moderne potrebbe trapelare i dati sensibili detenuti nella memoria del kernel o in altri processi.

Cripografia post-quantum (PQC)

I computer Quantum, una volta sufficientemente potenti, romperanno RSA e ECC utilizzando l'algoritmo di Shor. I fornitori di microprocessori stanno già collaborando con il progetto di standardizzazione post-quantum di NIST per integrare nuovi algoritmi come CRYSTALS-Kyber] (incapsulamento chiave) e

Standard di conformità e di industria regolamentari

I microprocessori utilizzati nelle industrie regolamentate devono rispettare standard quali FIPS 140-3 (U.S.), Common Criteria (ISO/IEC 15408) e le leggi locali sulla protezione dei dati come GDPR o CCPA. Ad esempio, FIPS 140-3 Livello 2 e soprattutto richiedono rivestimenti antimanomissione e zero sicuro chiave.

Prospettive future

La traiettoria dei punti di progettazione del microprocessore verso una più profonda integrazione della sicurezza a livello del silicio. La crittografia omorfica, che permette il calcolo su dati crittografati senza decrittografia, è ancora troppo lenta per uso pratico, ma benefici dalla ricerca dell'acceleratore dedicato.

In definitiva, l’industria dei microprocessori si sta muovendo verso una filosofia “sicurezza per design” in cui la crittografia e la privacy dei dati non sono caratteristiche di tipo “otturato” opzionale ma proprietà architettoniche fondamentali.

Per ulteriori dettagli sulle implementazioni specifiche, vedere Intel ] Guida alla sicurezza del software[, ARM ] Architettura di sicurezza del plasma[[], e NIST ]] Progetto criptografico del post-quantum