La sfida degli interconnessi ad alta densità

L'introduzione di un segnale ad alta velocità in un fitto layout PCB è diventata uno degli aspetti più esigenti del design moderno dell'elettronica. Poiché le densità dei componenti aumentano e accelerano i tassi dei bordi del segnale, gli ingegneri devono navigare in un paesaggio in cui ogni millimetro di rame e ogni via introduce il potenziale degrado. L'obiettivo fondamentale rimane immutato: preservare l'integrità del segnale dal driver al ricevitore, minimizzando le interferenze elettromagnetiche (EMI).

Fondamenti di comportamento segnaletico ad alta velocità in ambienti di senso

Prima di immergersi in specifiche tecniche di routing, è essenziale capire perché la densità esacerba problemi di integrità del segnale. I segnali ad alta velocità sono caratterizzati da velocità di bordo (rise e tempi di caduta) che generano armoniche ad alta frequenza. Nei layout densi, la prossimità di tracce, via e componenti aumenta l'accoppiamento capacitivo e induttivo. Ogni percorso di ritorno corrente diventa una potenziale fonte di rumore comune-modo.

  • Effetti della linea di trasmissione:[] Quando la lunghezza della traccia supera un decimo della lunghezza d'onda equivalente del segnale, la traccia deve essere trattata come una linea di trasmissione con impedenza caratteristica.
  • Crosstalk:[[] L'accoppiamento tra tracce adiacenti crea rumore che può corrompere i segnali delle vittime. La densità riduce la spaziatura ammissibile, aumentando direttamente la magnitudine di crosstalk.
  • Rievocazione parassita:[] Via, pads, e anche angoli di traccia introducono induttanza parassita e capacità. Nei layout densi, il numero di via per percorso di segnale tende ad aumentare a causa di transizioni di strato, amplificando questi effetti.
  • Return Path Discontinuità:[] La corrente di ritorno del segnale ad alta velocità scorre sul piano di riferimento più vicino. Le discontinuità nell'aereo (ad esempio, le scissioni, i vuoti o le slot) forzano la corrente di ritorno a deviare, creando l'induttanza del loop e la radiazione.

Il riconoscimento di questi fondamenti pone la fase per le pratiche su misura che seguono.

Ottimizzazione del livello di livello per le schede di Dense

Scegliere il numero giusto di livelli

I layout di Dense richiedono spesso piani di terra e di potenza multipli per fornire percorsi di ritorno a bassa impedenza e schermatura. Un stack-up a sei strati è comune per densità moderata, ma i disegni ad alta velocità con molte coppie differenziali possono richiedere otto o dieci strati. La chiave è quella di associare ogni strato di routing ad alta velocità con un piano di riferimento solido adiacente.

Selezione dei materiali di tipo dielettrico

Per il routing ad alta velocità in tavole dense, materiali a basso consumo come Rogers 4350B o Isola IS620 sono preferiti rispetto al FR-4 standard. Anche se più costoso, forniscono una tolleranza più stretta Dk e un assorbimento più basso, che è fondamentale quando le larghezze di traccia sono strette e spaziatura è stretta. Specificare sempre i valori del materiale ± .

Pre-preg e spessore del nucleo

I dielettrici più spessa tra il segnale e i piani di riferimento permettono un accoppiamento più stretto, che riduce il cross-talk e abbassa l'impedenza per lunghezza unitaria. Tuttavia, un troppo sottile aumenta la capacità dielettrica, carica il driver. Un punto di partenza comune per i disegni HDI densi è 4 mil (0,0 mm) tra gli strati di segnale esterno e il piano terra adiacente.

Migliori pratiche di routine per schede HDI

Prioritize Short, Routes diretto con un Approccio Microstrip

In layout densi, questo significa spesso posizionare componenti critici come generatori di clock, SerDes transceivers, e controller di memoria ad alta velocità il più vicino possibile al connettore o al processore del bordo.

Mantenere l'impedenza controllata attraverso la geometria

L'impedenza è determinata dalla larghezza delle tracce, dallo spessore del rame, dall'altezza dielettrica e dalla costante dielettrica. Nei disegni densi, le larghezze delle tracce sono spesso costrette ad essere più strette (ad esempio, 4-5 mil per 50 Ω su un dielettrico di 4 mil). Questo aumenta le perdite resistive ma è necessario adattare i canali di routing.

Coppia differenziale di routine con precisione

Intere interfacce ad alta velocità come USB 3.0, PCIe Gen 4/5 e 10 Gigabit Ethernet si affidano alla segnalazione differenziale. Nelle schede dense, le sfide chiave sono mantenere la lunghezza corrispondente all'interno di tolleranze strette (ad esempio, ±5 mil per 100 ps di aumento) e controllare l'impedenza del segmento differenziale.

Separazione dei segnali ad alta velocità e bassa velocità

In layout densi, la separazione fisica dei domini rumorosi è critica. Gruppo di tutte le linee ad alta velocità insieme in un canale di routing designato, separato da segnali di controllo analogico, di potenza e a bassa velocità da una traccia di terra o da un moat riempito di rame. Mantenere una zona di tenuta di almeno 10-20 mil su ogni lato del fascio ad alta velocità.

Tracce di guardia e guida onda coplana

Per segnali particolarmente sensibili (ad esempio, linee RF o clock), si consideri l'utilizzo di guide d'onda coplanar con configurazione a terra (CPWG): una traccia sul livello superiore con piani a terra su entrambi i lati della traccia sullo stesso strato. Le tracce di terra dovrebbero essere collegate al piano sottostante tramite cuciture via distanziate a λ/10 o più vicine (ad esempio, ogni 100–200 mil per 2–5 GHz).

Regole di spaziatura per la mitigazione di Crosstalk

In tavole dense, la spaziatura tra le tracce ad alta velocità adiacenti dovrebbe essere almeno 3× la larghezza di traccia (3W regola) per mantenere l'accoppiamento induttivo e capitivo sotto livelli accettabili. Per densità aggressiva, una regola 4W può essere necessaria. Quando si instradano coppie differenziali, mantenere il collegamento coppia-a-pair che spazia almeno 5× il campo di intertarsina.

Via Minimizzazione e Ottimizzazione

Ogni via introduce l'induttanza (tipicamente 0,5-1 nH) e la capacità (0.1–0.5 pF). In layout densi, la tentazione di usare via per la fuga di routing è alta, ma ogni via degrada la qualità del segnale. Limitare i segnali ad alta velocità alla maggior parte di due attraverso transizioni (ad esempio, dall'alto a uno strato di segnale interno e tornare a una diversa area superiore).

Percorso di messa a terra e ritorno Integrity

Piani solidi senza interruzioni

Un piano terra ininterrotto è l'elemento più efficace per l'integrità del segnale ad alta velocità. Nei disegni densi, gli strati del segnale spesso devono percorrere strati multipli, ma ogni segnale deve avere un percorso di ritorno continuo immediatamente sotto di esso. Mai indirizzare un segnale ad alta velocità su un gap nel piano terra causato da array, isole di potenza, o campi del perno del connettore.

Stitching Vias: Quantità e luogo

Posizionare le cuciture vicino a ogni via che passa un segnale ad alta velocità da uno strato all'altro - questo assicura che la corrente di ritorno ha un breve percorso al piano adiacente. Inoltre, distribuire le cuciture via lungo i bordi della scheda per sopprimere le risonanze della cavità. Una linea guida è quella di posizionare un terreno attraverso ogni campo λ/20 (ad esempio, ridurre una regione 0.5).

Strategie di terminazione per l'integrità del segnale

Terminazione Serie (Source Termination)

Per le tracce punto-punto, posizionando una resistenza della serie (di solito 22–33 Ω) all'uscita del driver può smorzare la risoluzione e le riflessioni abbinando l'impedenza di uscita del driver all'impedenza di traccia. Nelle schede dense, mantenere la resistenza di terminazione il più vicino possibile al perno del conducente, entro 200 mil.

Terminazione parallela (Terminazione di carico)

Per segnali a singolo fine con un bus unidirezionale (ad esempio, linee di clock), una resistenza di terminazione parallela a terra al carico può assorbire riflessi. Tuttavia, questo consuma la potenza DC. Per segnali differenziali, utilizzare un resistore di terminazione singolo attraverso la coppia alla fine del ricevitore, con il valore pari all'impedenza differenziale (ad esempio, 100 Ω).

Terminazione AC con reti RC

Quando il consumo di corrente continua è una preoccupazione, una rete RC (serie R e C a terra) può fornire un'elevata frequenza di corrispondenza senza caricamento DC. Questo è comune su linee di clock dove deve essere mantenuto il livello medio DC. Il valore del condensatore è scelto in modo che la sua impedenza alla frequenza del segnale è trascurabile (ad esempio, 0,1 μF).

Simulazione e verifica

Simulazione pre-layout e post-layout

La simulazione pre-layout (utilizzando tecniche come IBIS-AMI o simulazione del canale) aiuta a selezionare schemi di terminazione e parametri di stack-up. La simulazione post-layout con un risolutore di campo 3D cattura la geometria reale delle tracce, via e tagli del piano.

Controllo regola di progettazione (DRC) Automazione

Gli strumenti moderni EDA consentono di impostare le regole personalizzate per l'impedenza, l'accoppiamento della lunghezza, la spaziatura e il conteggio. Impostare un gestore di vincoli presto nella fase di progettazione. Ad esempio, definire le classi nette per "HighSpeed Differential" con una tolleranza di impedenza di ±10%, la lunghezza massima disaccordatura di 5 mil, e tramite il limite di conteggio di 2.

Caso di studio: Routing a 16 strati PCIe Gen 4 Switch Board

Per illustrare queste pratiche in azione, si consideri un denso disegno a 16 strati per un interruttore PCIe Gen 4. Lo stack-up utilizza otto strati di routing (quattro in alto, quattro in basso) ciascuno abbinato a un piano terra. Segnali correre a 16 GT/s con 50 ps di tempo di salita.

  • Utilizzando il materiale Megtron 6 a basso consumo per raggiungere Dk coerente su strati.
  • Impostazione coppia differenziale traccia larghezza a 4,2 mil, distanza a 6 mil su un dielettrico di 4 mil sopra terra per raggiungere l'impedenza differenziale di 85 Ω.
  • Le coppie PCIe sono state posizionate in 50 mil di ogni segnale.
  • Mantenere una regione di mantenimento di 15 mil intorno ad ogni canale ad alta velocità.
  • Utilizzando la terminazione della serie (33 Ω) al driver per tutti gli orologi di riferimento.

Dopo la simulazione post-layout, l'altezza dell'occhio al ricevitore era di 320 mV (sopra il minimo di 100 mV), e il jitter era di 12 ps rms – bene all'interno delle specifiche.

Risorse esterne per uno studio più profondo

Per affinare ulteriormente le tue abilità di routing ad alta velocità, consulta le seguenti fonti autorevoli:

Conclusioni

Ottimizzare lo stack-up dello strato, aderendo a regole di impedenza e spaziatura controllate, minimizzando tramite parassita, e garantendo solide basi, gli ingegneri possono ottenere prestazioni affidabili anche nelle schede più affollate. La simulazione rimane lo strumento di verifica finale, catturando problemi che le regole semplici potrebbero perdere.