Progettare per la Gigahertz Frontier

Le moderne interfacce ad alta velocità come PCI Express Gen 5, DDR5 e 400 Gigabit Ethernet spingono i circuiti stampati nel regno dell'ingegneria a microonde. A queste velocità, ogni millimetri di rame chiaro e ogni micron di spazio dielettrico detta se un design opera senza difetto o non riesce intermittenza a causa di errori di accoppiamento sottili o di giri bit. Le variabili fondamentali disponibili ad ogni ingegnere di layout sono la larghezza di traccia e la traslazione.

La mancata ottimizzazione della larghezza e della spaziatura delle tracce può portare a riflessi, jitter eccessivi, interferenze elettromagnetiche (EMI), e in definitiva, a guasto del sistema. Questo articolo fornisce una guida completa e focalizzata sull'ingegneria per prendere le giuste decisioni di layout per mantenere l'integrità del segnale ad alta velocità dal concetto alla fabbricazione.

Comprendere i Fondamenti dell'Integrità Segnale

Poiché i tassi di bordo diventano più veloci (tempo di aumento sub-nanosecondo), le dimensioni fisiche della traccia PCB diventano elettricamente grandi rispetto alla lunghezza d'onda del segnale. Questa transizione da un'elementazione lumped al comportamento di elezione distribuita è la causa principale delle sfide di progettazione ad alta velocità. Capire la fisica dietro questa transizione è essenziale per ottimizzare la larghezza e la spaziatura delle tracce.

Teoria della linea di trasmissione

Una traccia su un PCB non è un conduttore perfetto. Esibisce la resistenza distribuita (R), l'induttanza (L), la conducibilità (G), e la capacità (C) per lunghezza unitaria. Quando la lunghezza fisica di una traccia supera approssimativamente un decimo della lunghezza del tempo di salita del segnale, deve essere trattata come una linea di trasmissione.

Il problema della croce

Il sistema di accoppiamento si manifesta come rumore e può introdurre il temporizzazione jitter o il falso commutatore. Il meccanismo di accoppiamento è una combinazione di induttanza reciproca (accoppiamento induttivo) e capacità reciproca (accoppiamento capacitivo).

Il ruolo critico del PCB Stackup

La costante dielettrica (Dk o Er) del nucleo e dei materiali prepreg, il fattore di dissipazione (Df o perdita tangente), e lo spessore dei strati dielettrici tutti influenzano la distribuzione del campo elettromagnetico intorno a una traccia.

Larghezza di Traccia: Controllo dell'impedenza e della corrente

La larghezza del tratto è la variabile primaria per impostare l'impedenza caratteristica di un percorso di segnale. Detta anche la resistenza DC e la capacità di carico corrente. L'ottimizzazione della larghezza delle tracce richiede il bilanciamento di questi requisiti elettrici contro le realtà della fabbricazione di PCB. L'impedenza di destinazione per la maggior parte delle interfacce single-ended ad alta velocità è di 50 Ω ± 10%, mentre le coppie differenziali si rivolgono a 85 Ω o 100 Ω.

Microstrip vs. Topologie Stripline

Le tracce di microstrip risiedono su strati esterni con un unico piano di riferimento. Essi offrono velocità di propagazione più veloci e sono più facili da fabbricare. Tuttavia, essi creano campi elettromagnetici esterni più forti e sono più suscettibili di problemi di EMI e fattori ambientali (come le variazioni di spessore di strati di saldatura).

Calcolo dell'impedenza caratterizzante

Il calcolo delle dimensioni delle tracce per una specifica impedenza di destinazione richiede dei risolutori di campo specializzati. Strumenti come Polar Instruments SI9000, Ansys Q3D o calcolatrici open source utilizzano la larghezza delle tracce (W), spessore delle tracce (T), altezza dielettrica (H), e costante dielettrica (Er) per calcolare Z0. Una formula standard per l'impedenza di microstrip è:

Z0 ≈ (87 / √(Er + 1.41)) * ln(5.98 * H / (0.8 * W + T)]

Mentre questa formula fornisce una stima approssimativa, gli stackup moderni richiedono un'estrazione 2D o 3D per tenere conto di fattori di etch, saldature e vetro effetti di tessitura. Per una tipica scheda FR-4 a 4 strati che punta 50 Ω su uno strato esterno, la larghezza di traccia potrebbe variare da 8 mils a 15 mils, a seconda dello spessore del nucleo.

Capacità di trasporto attuale e IPC-2152

La larghezza del tratto non è determinata esclusivamente dall'impedenza. Il rame deve essere abbastanza ampio per trasportare la corrente DC richiesta senza eccessiva riscaldamento o caduta di tensione. Lo standard IPC-2152 (che ha sostituito il vecchio IPC-2221) fornisce grafici empirici per determinare l'area di transizione necessaria controllata dalla temperatura e dalla temperatura ambiente.

Tracciatura: La difesa primaria contro la croce

Una volta impostata la larghezza delle tracce per soddisfare gli obiettivi di impedenza, la successiva ottimizzazione critica è la spaziatura tra le tracce. Questa spaziatura determina direttamente il coefficiente di accoppiamento tra le reti adiacenti. Aumentare la distanza tra aggressore e tracce delle vittime è una tecnica di mitigazione molto più efficace che ridurre la forza di azionamento o aggiungere il filtraggio.

Le regole 3W e 5W

Le buone regole di ingegneria del pollice sono state sviluppate per guidare la distanza tra il bordo e l'esterno rispetto alla larghezza di traccia (W). La regola 3W afferma che la spaziatura centrale di due tracce dovrebbe essere almeno tre volte la larghezza di traccia (che significa il divario tra il bordo e l'edge è 2W).

Linee guida di routine di coppia differenziale

Segnali differenziali si basano sull'accoppiamento stretto tra le tracce P e N per rifiutare il rumore comune. La spaziatura intra-pair (S) è calcolata per raggiungere l'impedenza differenziale target (Zdiff).

Aggressore, Vittima e Strategie di Isolamento

Identificare quali reti sono aggressori e che sono vittime è un passo critico nella revisione del design. Le reti ad alta velocità (come orologi o stroboscopi) sono forti aggressori. Le reti a bassa velocità, ad alta velocità (come le linee di reset o gli ingressi analogici) sono vittime sensibili.

Il fattore di tempo di Rise: Perché la frequenza non è tutto

Uno degli errori più comuni nel design ad alta velocità si concentra esclusivamente sulla frequenza dell'orologio, ignorando il tempo di aumento del segnale. Nei moderni IC digitali, più veloce il commutatore del transistor, più veloce il tempo di salita, indipendentemente dalla velocità dell'orologio. Un orologio lento con un tempo di aumento molto veloce può causare gravi problemi di integrità del segnale.

Frequenza del ginocchio (F knee)

La frequenza del ginocchio (F knee) rappresenta la più alta componente di frequenza significativa in un segnale digitale. È determinata dal 10%-a-90% di tempo di salita (Tr), utilizzando la formula: F knee = 0.35 / Tr. Per esempio, un'interfaccia LPDDR5 che funziona a 6.4 Gbps ha un bit di 156 ps di ottimizzazione.

Larghezza di banda e Correlazione del tasso di dati

Gli ingegneri spesso confondono la velocità dei dati (Gbps) con la larghezza di banda (GHz). Per un segnale Non-Return-to-Zero (NRZ), la frequenza dell'orologio fondamentale è la metà della velocità dei dati. Tuttavia, come discusso, la larghezza di banda necessaria per preservare i bordi del segnale è dettata dalla frequenza del ginocchio.

Realtà e Tolleranze di fabbricazione

L'ottimizzazione della larghezza e della spaziatura delle tracce deve essere considerata la variazione statistica inerente alla produzione di PCB. Ignorando le tolleranze può portare a un design che si simula perfettamente ma non riesce a produrre a causa dei cambiamenti di processo.

Fattore di etch e peso di rame

Tuttavia, l'incisione chimica è un processo isotropico che rimuove il rame in modo lateralmente e verticale, creando una forma trapezoidale. Il rapporto di etch (tasso di etch verticale diviso per la frequenza di etch laterale) varia tipicamente da 2:1 a 4:1. Questo sottosottotito significa che la parte superiore della traccia è più stretta del fondo.

Soldermask e gli effetti di finitura superficiale

Soldermask agisce come un sottile rivestimento dielettrico sulle tracce dello strato esterno. Ha una costante dielettrica tipicamente tra 3,5 e 4,5. Applicando saldatricemask abbassa la caratteristica impedenza di tracce di microstrip da 2 a 4 Ω perché aumenta efficacemente la costante dielettrica intorno alla traccia.

Progettazione di capacità di vendita

Ogni fabbricante di PCB ha definito le funzionalità minime di traccia e spazio, che vanno tipicamente da 3 mil/3 mil per la tecnologia standard a 2,5 mil/2,5 mil o più piccolo per la tecnologia avanzata.

Tecniche di ottimizzazione avanzate

Oltre alle regole di base di larghezza e spaziatura, i progettisti avanzati utilizzano tecniche specifiche per estrarre le prestazioni massime dalle loro interconnessioni, che affrontano gli aspetti non ideali dei layout PCB reali.

Ottimizzazione del percorso di ritorno

Il segnale che viaggia lungo una traccia deve avere un percorso di ritorno strettamente accoppiato direttamente sotto o sopra di esso. Se una traccia attraversa un divario nel piano terra, o transizioni strati senza un ritorno vicino via, l'area del loop si espande drammaticamente, aumentando l'induttanza e causando gravi discontinuità di impedenza e EMI.

Via Geometria e Indietro-Drilling

Grazie alla sua integrità, la parte inutilizzata di un barile che si estende oltre lo strato di destinazione, agisce come una robusta qualità del segnale. Alle frequenze del ginocchio dove la lunghezza del foro è uguale a una lunghezza d'onda del quarto, la stub crea un corto al raccordo, causando un profondo notch nella perdita di inserimento.

Necking Down Traces in aree di Dense

Nelle regioni dense di ventola BGA, è fisicamente impossibile mantenere la larghezza di traccia di destinazione per ogni segnale. I progettisti devono temporaneamente "collocare" la traccia a una larghezza più stretta per sfuggire tra i pad. La regola critica per la nuca è quella di ridurre al minimo la lunghezza della sezione costrittiva. Il segmento di discesa del collo dovrebbe essere elettricamente corto, significativamente inferiore alla lunghezza di salita, in modo che i tempi di impedenza di rientro siano discrezionali.

Il percorso di Robusto Integrità Segnale

L'ottimizzazione della larghezza delle tracce e della spaziatura è un atto di bilanciamento tra la geometria elettromagnetica ideale, i vincoli pratici della produzione e le realtà economiche del costo del bordo. Non c'è una sola risposta "corretta" per ogni disegno. L'obiettivo è quello di rendere gli scambi informativi basati sulle frequenze specifiche del segnale, i tempi di aumento e i budget di simulazione del rumore del sistema.