La progettazione di convertitori analogici a digitale ad alta velocità (ADC) per la navigazione lidar e autonome è una disciplina che spinge i confini della fisica dei semiconduttori, del design dei circuiti e dell'integrazione del sistema.

Il ruolo degli ADC nelle catene di segnale di Lidar

I moderni sistemi di lidro emettono impulsi laser brevi, spesso nella gamma di picosecondi a nanosecondi, e misurano il tempo di volo della luce riflessa. Il ricevitore front-end converte il ritorno ottico in una corrente, lo amplifica e lo alimenta in un ADC. L'ADC deve provare questo segnale a tassi che preservano la forma e il tempo del polso; anche pochi picosecondi di jitter possono tradurre in errore lineare.

Oltre al tempo di volo, il lidar continuo a onde modulate (FMCW) richiede un rilevamento coerente, dove l'ADC cattura la frequenza di battito tra il chirp trasmesso e il segnale di ritorno. Questo approccio impone ancora più rigide esigenze di linearità e rumore, spesso esigendo >12-bit ENOB a banda multi-GHz.

Sfide di progettazione chiave per gli ADC Lidar ad alta velocità

Sviluppare ADC che operano a frequenze superiori a 1 GHz, mantenendo la precisione necessaria per la navigazione autonoma presenta un insieme multi-facciato di sfide, che possono essere raggruppate in quattro aree principali: integrità del segnale, dissipazione della potenza, risoluzione contro velocità di scambio-off e latenza.

Integrità del segnale alle frequenze multi-GHz

A parità di campionamento superiore a 1 GSPS, ogni traccia e filo di legame diventa una linea di trasmissione. I mal di impedenza, le capacità parassitarie e le interferenze elettromagnetiche (EMI) possono degradare il segnale analogico prima che raggiunga il convertitore.

Dissipazione di potenza e gestione termica

Un tipico convertitore a 4-GSPS, a 12 bit può dissipare diversi watt, e in un veicolo con più unità di lidro, che il calore deve essere rimosso senza raffreddamento attivo liquido. L'efficienza di alimentazione (misurata in pJ/conversion-step) è una figura critica di merito.

Risoluzione vs. Speed Trade-off

Per il lidar, le risoluzioni tipiche vanno da 10 a 14 bit. Gli ADC a 10 bit possono raggiungere velocità molto elevate (ad esempio, 10 GSPS) ma forniscono una gamma dinamica limitata, mentre i convertitori a 14 bit offrono una linearità superiore per i segnali deboli, ma possono essere superiori a 2‐3 GSPS.

Bassa efficienza per il controllo in tempo reale

I veicoli autonome devono reagire in millisecondi. La pipeline ritarda l'accumulo della catena di elaborazione ADC e successiva. Per decisioni critiche del tempo come frenata di emergenza, anche alcuni microsecondi della latenza di conversione ADC possono essere problematici.

Metric di performance critiche per gli ADC di Lidar

Oltre alla velocità di campionamento e alla risoluzione, diverse metriche meno ovvie determinano se un ADC è adatto per il lidar automobilistico.

  • Numero effettivo di bit (ENOB): La risoluzione reale e limitata al rumore alla frequenza di interesse. Un ADC a 12 bit può solo fornire 9,5 ENOB a 1 GHz di ingresso. I progettisti di Lidar devono conoscere l'ENOB attraverso la larghezza di banda di ingresso completa, non solo a DC.
  • Spurious‐Free Dynamic Range (SFDR): I prodotti di armonizzazione e intermodulazione possono mascherare piccoli segnali di ritorno.
  • Densità del rumore di ingresso:[] Espressa in nV/√Hz, questo deve essere abbastanza basso per risolvere i segnali vicino al pavimento del rumore del fotodetector.
  • Clock Jitter:[] Come discusso, jitter degrades SNR. ADC di livello automobilistico per lidar tipicamente specifica jitter sotto 100 fs (RMS).
  • Rapido di iniezione di alimentazione elettrica (PSRR): Gli ambienti elettrici automobilistici sono rumorosi. L'ADC deve rifiutare le fluttuazioni ferroviarie per evitare l'accoppiamento nel percorso del segnale.
  • Stabilità della temperatura:[[] Le derive di guadagno e di compensazione rispetto alla gamma di temperatura automobilistica da ‐40°C a +125°C devono essere ridotte al minimo, spesso attraverso la regolazione del chip o i cicli di calibrazione digitali.

Architetture ADC per Lidar ad alta velocità

Nessuna architettura ADC è ottimale per tutte le applicazioni di lidar. La scelta dipende dalla combinazione richiesta di velocità, risoluzione, potenza e numero di canali.

ADC Flash

I convertitori Flash utilizzano una banca di comparatori per eseguire la conversione in un unico ciclo di clock, raggiungendo le velocità più elevate (tenute di GSPS). Tuttavia, il numero di comparatori cresce esponenzialmente con la risoluzione (2N[]‐1 comparatori per N bits), rendendoli impraticabili oltre 8‐10 bit a causa di potenza e area.

ADCs pipelined

Le architetture pipelined spezzano la conversione in diverse fasi, ognuna con il proprio ADC campione e amplificatore a bassa risoluzione e a bassa risoluzione, e offrono un buon equilibrio di velocità (fino a diversi GSPS) e risoluzione (12-14 bit). Il consumo di energia è moderato, e la latenza è un paio di cicli di clock.

ADC (SAR) di successo-approximation-Register

I convertitori SAR tradizionali sono limitati a poche centinaia di MSPS, ma con interleaving temporale (utilizzando molti core SAR in parallelo), le velocità possono raggiungere diversi GSPS. Il trade-off è una maggiore complessità nell'osservazione e nella calibrazione per annullare le miscuole intercanale.

ADC interlasciati

L'interleaving temporale è una tecnica che può essere applicata a qualsiasi core sottostante (pipelined, SAR o anche flash). Operando M parallel ADCs con orologi sbalzati, la frequenza di campionamento efficace è moltiplicata da M. La sfida principale è la mancanza: guadagno, offset, tempismo skew, e le differenze di banda tra i canali creano spurs nello spettro di uscita.

Tecniche avanzate per aumentare le prestazioni

Per spingere gli ADC oltre i limiti convenzionali, gli ingegneri stanno adottando una gamma di tecniche di progettazione e calibrazione avanzate.

Calibrazione digitale e Tuning di sfondo

Le imperfezioni analogiche – le mismatiche composte, il guadagno finito di op-amp, le nonlinearità del condensatore – possono essere corrette nel dominio digitale. Molti moderni ADC ad alta velocità includono il DSP on-chip che monitora continuamente l'output digitale e regola i coefficienti di calibrazione per guadagno, offset, linearità e anche tempismo.

Rilevamento coerenti e demodulazione I/Q

Per il lidar FMCW, l'ADC spesso digitalizza direttamente il segnale di frequenza intermedia (IF) dopo la miscelazione ottica. Il requisito è meno sulla frequenza di campionamento grezzo e più sulla gamma dinamica larga e il rumore di fase bassa. Alcuni progetti integrano la demodulazione I/Q sul chip ADC, riducendo la complessità analogica front-end e migliorando la figura del rumore.

Sincronizzazione di fascicoli e multi-canale

I lidri phased-array utilizzano molti canali di ricezione paralleli per guidare il fascio elettronicamente. Ogni canale richiede un ADC dedicato, e tutti devono essere sincronizzati in fase per mantenere i pesi di traveatura accurati.

Oversampling e Noise Shaping

Nelle applicazioni in cui la larghezza di banda del segnale lidar è più stretta della velocità massima del campione ADC, il sovracampamento combinato con la formazione del rumore (modulazione delta-sigma a tempo continuo) può aumentare la banda SNR. Anche se gli ADC delta‐sigma sono tradizionalmente limitati alle frequenze audio e inferiore-IF, la recente ricerca ha prodotto convertitori che funzionano a 1‐2 GSNOPS ad alta risoluzione con frequenza di 15-ritorno-F.

Tecnologie di semiconduttore che guidano le prestazioni di ADC

La scelta del processo di fabbricazione influenza fortemente la velocità e la potenza realizzabili di un ADC ad alta velocità.

  • CMOS FinFET (16nm, 7nm): Offre eccellenti prestazioni digitali per la calibrazione e DSP, fornendo una velocità analogica elevata (ft > 300 GHz). L'efficienza energetica è di classe migliore, ma le prestazioni analogiche (matching, linearità) richiedono un'attenta progettazione del circuito per superare il basso guadagno intrinseco di FinFETs.
  • SiGe BiCMOS:[] Combina transistor bipolari ad alta velocità (fT >500 GHz) con logica CMOS. Ideale per front-end ad alta frequenza (ad esempio, >10 GHz input bandwidth) e clock a basso contenuto di jj. SiGe viene utilizzato in alcuni dei più veloci ADC commerciali (PS).
  • GaAs e InP HBT:[] Riservato per le velocità più estreme (>100 GSPS) dove anche SiGe non può raggiungere. Questi processi esotici sono costosi e hanno una limitata integrazione, ma appaiono in sistemi di lidar di livello di ricerca per applicazioni spaziali e militari.

Integrazione e Considerazioni System‐Level

Gli ADC ad alta velocità non funzionano in isolamento; devono essere integrati nell’unità di controllo elettronica del veicolo (ECU) accanto a sensori, FPGA e IC di gestione della potenza.

  • Il co-design termico:[] La dissipazione di potenza dell’ADC deve essere compatibile con la soluzione di raffreddamento dell’ECU. In alcuni progetti, gli ADC multi-lidar condividono un dissipatore comune con aria forzata o raffreddamento liquido.
  • EMI e EMC:[ Gli ADC di livello automobilistico devono soddisfare i limiti CISPR 25 Classe 5. I pacchetti schermati, perline ferrite sulle linee di alimentazione e gli stack-up PCB attenti sono standard.
  • Interfaccia dati:[ Le interfacce seriali ad alta velocità come JESD204B/C sono ora standard per il trasferimento di dati multi‐GSPS a un FPGA o ASIC. La velocità di corsia può raggiungere 28 Gbps, richiedendo tecniche di equalizzazione e un'attenta integrità del segnale sul bordo.
  • Sicurezza completa:[] La guida autonoma richiede ADC che soddisfano i livelli ASIL‐B o ASIL‐D. Le funzioni di autotest integrato (BIST) e ridondanza (ad esempio, core dual‐ADC) sono sempre più comuni per rilevare guasti senza disabilitare il sensore.

Tendenze future in Lidar ADCs

La spinta instancabile per prestazioni più elevate, costi più bassi e una maggiore sicurezza sta guidando diverse tendenze emergenti.

ADC in formato verticale e colonna-parallel

I sensori di lidro solido e flash si stanno muovendo verso grandi array di diodi di valanga monofotonici (SPAD) o APD lineari. Per evitare un enorme collo di dati off-chip, i progettisti stanno integrando piccoli ADC direttamente in ogni pixel o colonna.

Calibrazione e correzione a macchina

Le reti neurali addestrate su mappe mismatch e non lineari specifiche del dispositivo possono prevedere e correggere gli errori ADC in tempo reale. Questo approccio promette di rilassare i requisiti di progettazione analogica, consentendo componenti di livello inferiore mantenendo la precisione di livello del sistema.

ADCs con fotonico

Nel lungo periodo, gli ADC fotonici, dove il segnale analogico viene elaborato utilizzando tecniche ottiche prima della conversione, potrebbero rompere la barriera di velocità elettronica. Il campionamento ottico utilizzando laser bloccati in modalità può fornire jitter sotto i 10 fs, e il multisala di divisione wave può creare molti canali di campionamento paralleli senza errori analogici intercanale.

Conclusioni

L'ADC ad alta velocità è il punto di forza dei moderni sistemi di lidar e, per estensione, l'intero stack di navigazione autonome. Progettare questi convertitori richiede una profonda comprensione dei trade-off di circuiti analogici, l'integrazione di livello di sistema, e le esigenze specifiche del lidar di tempo-di-flight e del lidar FMCW.

Per ulteriori informazioni, esplorare ]Le risorse della catena di segnali di lidar di analogico dei dispositivi[[, [] Portafoglio di ADC automobilistico di Texas Instruments[, e la ]] carta di IEEE “A 12-bit 4‐GS/s Dual‐Channel ADC for Lidar” [[[[[[