Introduzione all'hardware di elaborazione del segnale neurale efficiente dell'energia

L'hardware di elaborazione del segnale neurale costituisce la spina dorsale di un ecosistema in rapida espansione delle interfacce cerebrali-computer (BCI), dei dispositivi medici impiantabili e dei sistemi AI edge che interpretano l'attività neurale in tempo reale.

Il ruolo critico dell'efficienza energetica

In dispositivi impiantabili come gli array di elettrocorticography (ECoG) o gli stimolatori del cervello profondi, la dissipazione di potenza deve rimanere al di sotto di alcuni milliwatt per evitare il riscaldamento dei tessuti e danni termici.

In molte applicazioni di registrazione neurale, l'ampiezza del segnale è sull'ordine di microvolts, rendendo il sistema altamente suscettibile alle interferenze da elettronica di potenza. Ridurre il potere totale disegnare e utilizzando un'attenta partizionamento di blocchi analogici e digitali, i progettisti possono mantenere il rapporto di segnale-rumore necessario (SNR).

Strategie di progettazione chiave per hardware neurale a bassa potenza

Tecniche di progettazione del circuito a bassa potenza

A livello transistor, una varietà di tecniche sono state sviluppate per ridurre il consumo energetico senza sacrificare le prestazioni. Funzionamento a bassa soglia, dove i transistor sono polarizzati sotto la loro tensione di soglia, permette di potere dinamico estremamente basso al costo di velocità ridotta.

Un'altra tecnica chiave è ]clock gating e power gating[, che disabilita i segnali dell'orologio o rimuove completamente la potenza da sottocircuiti inattivi. In un processore del segnale neurale, molti canali possono essere quiescenti tra i picchi; il potere che incolla questi canali può produrre un notevole risparmio.

Compressione dei dati e Sparsità esplosiva

I dati neurali spesso mostrano una significativa ridondanza e una parsimonia. Le potenzialità d'azione (spkes) sono brevi eventi separati da intervalli più lunghi di inter-spike, e le potenzialità del campo locale (LFP) contengono energia concentrata in bande a bassa frequenza.

Gli algoritmi di compressione smarriti, come la modulazione delta o la modulazione differenziale adattativa del codice del polso (ADPCM), possono essere implementati con un minimo di conteggio del cancello.

Approssimativo calcolo per l'accelerazione neurale

Gli algoritmi di elaborazione del segnale neurale spesso tollerano certi livelli di errore numerico senza degradare i risultati clinici o sperimentali. Il calcolo approssimativo sfrutta questa tolleranza utilizzando unità aritmetiche semplificate che consumano meno potenza per ogni operazione. Ad esempio, la sostituzione di moltiplicatori esatti con moltiplicatori troncati o logaritmici può ridurre l'energia dinamica del 30-50% con un impatto minimo possibile sulla precisione di smista.

I progettisti possono anche utilizzare voltage over-scaling, dove la tensione di alimentazione è abbassata sotto il livello nominale, causando occasionali errori di tempismo che vengono mitigati algoritmicamente. Questa tecnica richiede un'attenta co-design dell'algoritmo per essere di errore-resiliente, ma quando applicato a estrazione di funzionalità neurali o classificazione, può produrre notevoli guadagni di energia.

Architetture hardware innovative

Computing neuromorfico

L'hardware neuromorfico emula direttamente la struttura e la dinamica delle reti neurali biologiche utilizzando neuroni sputanti, sinapsi e plasticità a picco-dipendente (STDP). A differenza delle architetture convenzionali von Neumann che trasmettono dati tra memoria e processore, i sistemi neuromorfi eseguono calcoli e memoria in unità co-located, eventi-driven, che eliminano il costo energetico del movimento dei dati e attivano milioni di miliardi solo quando si verificano i piolini.

Per l'elaborazione del segnale neurale, i chip neuromorfici possono essere progettati per eseguire la selezione dei punti, decodifica e anche algoritmi di stimolazione a ciclo chiuso direttamente sugli eventi neurali registrati.

Analogico e Misto-Signal Processing

I circuiti analogici hanno vantaggi intrinseci per alcuni calcoli neurali, come filtraggio, amplificazione e integrazione, perché elaborano segnali in un dominio continuo e continuo-amplitude senza il rumore di quantizzazione e la potenza di commutazione della logica digitale. Analog front-end amplificatori con funzione di guadagno programmabile e filtraggio di banda consumano solo pochi microwatt per canale di ingresso di ingresso di ingresso di ingresso di conversione, mentre si ottengono filtri di sub-

Tuttavia, i sistemi analogici puri soffrono di una limitata programmabilità, di errori e di accumulo di rumore. Un compromesso popolare è elaborazione mista-segnale[, dove le operazioni di front-end critiche rimangono analogiche mentre la digitalizzazione avviene in seguito ad un tasso o risoluzione più bassi.

Computing in memoria

In-memory computing (IMC) si occupa di eseguire operazioni aritmetiche direttamente all'interno della memoria, utilizzando dispositivi nuovi come RAM resistiva (RRAM) o memoria di cambiamento di fase (PCM)]. In un processo di elaborazione analogica IMC, le correnti di calcolo si aggiungono a più celle di memoria ad alta efficienza.

Le recenti dimostrazioni hanno dimostrato che gli acceleratori basati su IMC possono raggiungere le efficienze energetiche superiori a 10 TOPS/W (operazioni tera-al secondo per watt) per la precisione a 8 bit – molto meglio dei tradizionali processori digitali. Inoltre, la natura non volatile di PCM o RRAM consente un funzionamento immediato, che è utile per i dispositivi che sono riciclati per risparmiare energia.

Sfide nella progettazione di hardware neurale efficiente dell'energia

Accordi di base

Ogni decisione progettuale nell'elaborazione dei segnali neurali comporta un trade-off tra potenza, prestazioni, area e precisione. Aumentare il numero di canali di registrazione[[] richiede più amplificatori di front-end, ADC e risorse di elaborazione digitale, che solleva direttamente il consumo di energia.

Analogamente, ottenere una maggiore precisione di classificazione[[] per i decodificatori neurali richiede in genere reti neurali più profonde o dizionari più grandi, che aumentano il carico computazionale.

Gestione termica in dispositivi implantable

Per i dispositivi impiantati nel cervello o nel midollo spinale, il budget termico è estremamente stretto. Il riscaldamento del tessuto sopra 1–2°C può causare la morte cellulare e le risposte infiammatorie, limitando la dissipazione totale della potenza dell'impianto a pochi milliwatt. Anche se l'elettronica stessa è a basso consumo energetico, i circuiti di gestione della potenza e le bobine di ricarica wireless possono generare profili termici di simulazione localizzati.

Materiali e tecnologia di processo

I materiali di emersione come ] i semiconduttori bidimensionali (ad esempio, MoS2, grafo) e i substrati flessibili offrono il potenziale per le interfacce neurali più sottili e più conformabili che corrispondono alle proprietà meccaniche del tessuto neurale.

Le direzioni future e la ricerca aperta

Apprendimento della macchina per l'ottimizzazione dell'hardware

L'apprendimento automatico (ML) è sempre più utilizzato per automatizzare il design di hardware neurale ad alta efficienza energetica. Ad esempio, l'apprendimento di rinforzo può esplorare i trade-off tra blocchi di elaborazione analogici e digitali per trovare architetture Pareto-optimali. Le tecniche di AutoML possono sintonizzare i i iperparametri delle reti neurali destinate a decoder ASICs per ridurre al minimo la potenza, mantenendo l'accuratezza.

Integrazione eterogenea e confezionamento avanzato

Per soddisfare le esigenze contrastanti di alte prestazioni e bassa potenza, i progettisti si stanno rivolgendo a integrazione eterogenea, dove i chip costruiti in diverse tecnologie di processo (ad esempio, CMOS per logica digitale, SiGe BiCMOS per RF, e MEMS per sensori) sono impilati o interposiati insieme, permettendo ad ogni funzione di essere implementati nella sua tecnologia ottimale, mantenendo l'interconnessione di energia ridotta

Sistemi di chiusura e di adattamento

L'hardware neurale futuro probabilmente incorpora capacità di assorbimento chiuso dove la stimolazione viene fornita in base alla decodifica neurale in tempo reale, richiedendo non solo bassa potenza ma anche latenza ultra-bassa.

Potenza e trasferimento dati wireless

Eliminare la necessità di una batteria fisica è l'obiettivo finale per molti BCI impiantabili. Wireless power transfer (WPT)] tramite l'accoppiamento induttivo o l'ecografia può fornire milliwatt di potenza agli impianti profondi, ma l'efficienza scende con distanza e disallineamento.

Conclusioni

La progettazione di sistemi di elaborazione dei segnali neurali ad alta efficienza energetica richiede un approccio multiforme che abbraccia le tecniche dei circuiti, l’innovazione dell’architettura, la scienza dei materiali e il co-design algoritmico.

Tuttavia, le sfide significative rimangono nel bilanciare i trade-off tra potenza, accuratezza e sicurezza termica, soprattutto per i dispositivi impiantabili. La ricerca continua nei materiali nuovi, l'integrazione eterogenea e l'automazione del design azionato dalla macchina stanno spingendo i confini di ciò che è possibile.

Riferimenti esterni[]

  • J. K. Park et al., "A 0.8 V, 1.2 μW/channel Neural Recording IC con Event-Driven Spike Detection," [IEEE Journal of Solid-State Circuits[[, 2021. (IEEE Xplore)]
  • M. Davies et al., "Loihi: A Neuromorphic Manycore Processor with On-Chip Learning", IEEE Micro, 2018. [IEEE Xplore]]]
  • S. Yu et al., "In-Memory Computing for Neural Signal Processing: A Review," []Nature Electronics[, 2020. (Nature Electronics)
  • B. C. Lee et al., "Approximate Computing for Low-Power Neural Signal Decoders", [IEEE Transazioni sui circuiti e sistemi biomedici[, 2019 (IEEE TBioCAS)]]
  • D. Seo et al., "integrazione eterogenea della registrazione neuronale e della simulazione ASIC per gli impianti chiusi-loop", [IEEE Journal of Solid-State Circuits[[, 2022. ](IEEE Xplore)]