Perché FPGAs sono essenziali per l'Imaging satellitare On-Board

Parallelismo massiccio e alta larghezza di banda I/O

A differenza dei microprocessori che eseguono flussi di istruzioni sequenziali, FPGAs sono composti da milioni di blocchi logici configurabili, fette DSP e blocchi di RAM interconnessi attraverso un tessuto routing programmabile. Questa architettura consente un massiccio parallelismo— migliaia di operazioni per ciclo di clock— rendendo FPGA ideale per i calcoli a livello di pixel strutturati inerenti alle pipeline di imaging.

Tolleranza alle radiazioni e riconfigurabilità in-Flight

Le FPGA di livello spaziale, come le famiglie AMD (Xilinx) XQR Kintex UltraScale e Microchip (ex Microsemi) RT PolarFire, sono progettate per sopportare l'ambiente di radiazione dura di orbite basse e geostazionarie.

Sfide chiave per l'Imaging ad alta risoluzione

Contratti di dati e tempo reale

La definizione di un canale di elaborazione per un imager satellitare è un esercizio che consiste nel bilanciare il throughput, la potenza e la resilienza sotto gravi vincoli. La velocità di dati grezzo di un singolo sensore di linea pancromatico con 50.000 pixel che eseguono a 100.000 linee al secondo può raggiungere 7,5 Gbps, e un sistema multi-spettivo con quattro bande moltiplicate che la figura.

Gestione del potere e della termica

I costi di potenza sui piccoli satelliti possono essere bassi fino a 20–50 W per l'intero carico di pagamento, lasciando solo una manciata di watt per la tavola FPGA. La gestione termica si compone del problema perché il dispositivo deve dissipare il calore senza convezione. I progettisti combattono la potenza dinamica sfruttando la gating dell'orologio, abbassando l'attività di commutazione tramite codifica HDL ottimizzata dalle risorse, e utilizzando fette DSP dedicate invece di logica del tessuto per la moltiplicazione del logico.

Effetti di radiazione e affidabilità

Gli effetti di radiazione, specialmente i disturbi di un singolo evento (SEU) che capovolgono i bit di configurazione o i contenuti BRAM, possono alterare il comportamento dell'algoritmo e devono essere mitigati attraverso la ridondanza e la riconfigurazione periodica.

Contratti di massa e volume

Le rigide limitazioni di massa e di volume delle piattaforme satellitari richiedono fattori di forma altamente integrati e compatti in cui ogni problema di integrità del segnale – dal crosstalk di livello di bordo alla risoluzione – devono essere simulati e verificati prima del lancio.

Architettura di sistema di un Imager basato su FPGA

Acquisizione dati anteriore-fine

Il sistema di imaging basato su FPGA segue in genere una pipeline che frammenta il flusso di dati in fasi di esecuzione contemporaneamente. Al front end, i collegamenti seriali ad alta velocità che trasportano il collegamento della fotocamera, il CoaXPress, o l'orologio SpaceFibre sono deserializzati in pixel paralleli parole.

Normalizzazione e lavorazione spaziale

Una volta che i dati del sensore-raw sono normalizzati, scorre in uno stadio di elaborazione spaziale che esegue la demosaicing (per i sensori di array di filtri a colori), correzione di di distorsione geometrica, e, per i sensori di pushbroom, il passo critico della cucitura di immagine che assembla le linee in frame contiguous tempi.

Gestione della memoria e compressione

Un controller di memoria separato e un motore DMA gestiscono l'accesso ad alta banda a DRAM esterno. I buffer di frame, le cache di linea e le tabelle di ricerca sono suddivisi in modo magistrale attraverso le risorse di blocco di FPGA e di UltraRAM per ridurre la latenza.

Progettazione della linea di elaborazione in tempo reale

Operazioni di streaming Pixel‐Level

Il cuore del sistema è il pixel-level pipeline, che deve essere progettato per sostenere la velocità di linea completa senza back-pressure. Per una velocità di linea 50 kHz, FPGA ha 20 microsecondi per elaborare un'intera linea su tutte le bande.

Allineamento multi-Spettacolo e Pan-Sharpening

L'allineamento multi-spettrale e la co-registrazione sono particolarmente esigenti. Poiché le bande spettrali differenti possono essere esposte a tempi o angoli leggermente diversi, l'interpolazione sub-pixel è necessaria per allineare le bande.

Ottimizzazione aritmetica e risorse a punto fisso

Per esempio, una rappresentazione a 16 bit per i valori dei pixel con parti frazionarie a 8 bit spesso basta per le fasi di correzione e compressione, mentre i filtri spaziali possono richiedere gli accumulatori a 24 bit per evitare il sovraflusso.

Gestione e Mitigazione di Radiazioni

Tecniche di riduzione del potere dinamico

Il consumo energetico FPGA è una funzione di commutazione dinamica, perdita statica e risoluzione I/O. I progettisti combattono la potenza dinamica sfruttando il controllo di temporizzazione e abbassando l'attività di commutazione attraverso la codifica HDL ottimizzata dalle risorse.

Radiazione indurimento da disegno

I modelli FPGA devono essere selezionati per la tolleranza totale della dose ionizzante (TID) (spesso >100 krad) e per l'immunità di chiusura a singolo evento (SEL). Il design poi integra la durezza del livello del dispositivo con la memoria di configurazione, la ridondanza a triplo modulo (TMR) per tutte le macchine di stato critiche e le macchine finite-stato.

Scrubbing e Recupero Errore

Lo scrubber deve essere progettato con una bassa latenza per ridurre al minimo la finestra per i disturbi a più bit. Smaltimento cieco, che cicli attraverso tutti i frame di configurazione indipendentemente dagli errori, è più semplice ma il potere dei rifiuti.

Integrazione dell'intelligenza artificiale e dell'apprendimento automatico su Orbit

Analisi intelligente del bordo

Una delle tendenze più trasformative dell'imaging satellitare è il passaggio dalla semplice compressione all'analisi intelligente di bordo. Invece di inviare ogni pixel catturato al suolo, FPGAs può ora ospitare reti neurali convoluzionali che eseguono lo screening del cloud, la mascheratura dell'acqua terrestre, il rilevamento di navi o l'identificazione di hotspot di fuoco selvaggio.

Strumenti e architetture per FPGA Inference

Gli strumenti come AMD Vitis AI e Intel OpenVINO forniscono flussi di sintesi di alto livello che quantizzano e compilano reti addestrate in acceleratori FPGA altamente paralleli. Un motore di inferenza CNN che si adatta a un FPGA di livello medio può elaborare oltre 100 megapixel al secondo a un budget di potenza inferiore a 5 W. Il design chiave trade-offs comporta la riduzione di precisione hardware (INT8 o reti binarie), la fusione di strati, il peso ottimale

Aggiornamenti del modello in-Flight

L'implementazione in volo di modelli aggiornati tramite riconfigurazione parziale è già dimostrata in missioni come l'ESA Φ‐sat‐2[], che trasporta un acceleratore AI integrato con un imager iperspectral. L'FPGA può scambiare un modello di rilevamento cloud per un modello di rilevamento dei bit in millisecondi, adattando alle esigenze di missione senza interrompere la di configurazione dell'imaging.

Test, convalida e qualificazione

Simulazione ed emulazione

La natura indifferente dello spazio significa che un sistema di imaging FPGA deve essere verificato al rigore assoluto prima dell'incapsulamento. La convalida inizia con la simulazione RTL dell'intero pipeline, alimentandolo con immagini sintetiche di base e verificando l'output bit-exact contro un modello C. I progetti di simulazione ad alto livello (HLSUT) vengono testati con un ambiente di co-simulation che confronta l'emulazione hardware con il codice C++ originale.

Qualificazione ambientale e radiante

Il FPGA deve dimostrare il funzionamento senza errori in un ampio range di temperatura, tipicamente da -40°C a +85°C per le parti di livello industriale o più ampio per i dispositivi di fascia militare. I test di radiazione sono condotti in strutture specializzate utilizzando travi di protone o di pesante per misurare le sezioni di effetto singolo evento e convalidare il patrimonio di mitigazione della logica.

Validazione del sistema end-to-End

Oltre ai test dei componenti, l'intera catena di imaging deve essere validata in una configurazione integrata che include il sensore, l'ottica, la scheda FPGA e il trasmettitore. Ciò comporta l'acquisizione di modelli di prova da un obiettivo ad alta risoluzione, elaborandoli attraverso la pipeline FPGA, e confrontando l'output con la verità del terreno.

Le direzioni e le tecnologie in evoluzione

Tassi di dati più elevati e nuove architetture FPGA

La prossima generazione di immagini ad alta risoluzione promette distanze di campioni di terra di sotto-30 cm da bassa orbita terrestre, creando tassi di dati che naniranno i sistemi di oggi. Per far fronte, i fornitori di FPGA stanno sviluppando sistemi a tolleranza di radiazione-sul chip che combinano il tessuto FPGA con i processori multidimensionali induriti, interfacce di memoria ad alta banda (HBM), e motori AI dedicati.

Imaging e riconfigurazione dinamica del software

Le soluzioni di imaging basate su un tipo di destinazione, che si basano su un'elevata dinamica della modalità di gestione degli oceani, consentono un aggiornamento multi-frame su aree urbane, diventando pratiche attraverso lo scambio dinamico delle funzioni e la gestione dei sensori basati su un'unità di elaborazione automatica.

Ecosistemi Open-Source

Nel frattempo, l'ecosistema open source attorno ai nuclei morbidi RISC-V e il framework Vitis AI sta abbassando la barriera allo sviluppo di acceleratori spaziali personalizzati. Gli strumenti open source come il framework Litemocrati cod forniscono core IP pre-validati per i controller di memoria, Ethernet e GPIO, riducendo i tempi di sviluppo per le schede FPGA di spazio.

Conclusioni

I progettisti che possono padroneggiare la cooptimizzazione di ottiche, algoritmi di elaborazione delle immagini e hardware FPGA modellano il futuro del telerilevamento. Estrarre più informazioni per watt e per chilogrammo, consentono costellazioni di piccoli satelliti per fornire la copertura persistente ad alta risoluzione una volta riservata a missioni di punta miliardi di dollari, democratizzando l'accesso a informazioni di terra impattanti.