Introduzione: L'importanza crescente di Integrità di potere nel design moderno PCB

L'integrità del potere (PI) è diventata un fattore determinante per il successo dei progetti di circuiti stampati ad alta velocità e ad alta densità. Come la caduta delle tensioni dei componenti, l'aumento delle richieste attuali e la velocità di commutazione aumentano, mantenendo una rete di distribuzione di energia pulita e stabile (PDN) non è più una preoccupazione secondaria, è un costrizione di progettazione di primo ordine.

Considerazioni di pianificazione e progettazione

Stabilire un bilancio di potere e un obiettivo di impedenza PDN

[LT] L'analisi dell'integrità del potere inizia ben prima che vengano tracciate le tracce del layout[LT][LT] [[ulteriori]] [LT]] [[LT]]]] [[ulteriori]] [[LT]]] [[ulteriori]]]] [[LT]]]] [[ulteriori]]] [[ulteriori]]]]

Selezione di materiali e stackup per la distribuzione di potenza a bassa induttanza

Il piano di stackup del bordo ha un impatto profondo sull’impedenza PDN. Un piano di alimentazione dedicato e un piano solido si chiudono insieme formano un condensatore parallelo-induttante. All’inizio della fase di progettazione, scegliere un stackup che fornisce almeno una coppia di terra contigua per la maggiore tensione della ferrovia, con uno spessore dielettrico di 2 a 4 milli (50-100 μm) per massimizzare la capacità di interplano.

Identificazione e Decoupling del percorso di potere critico

Non tutti i componenti impongono lo stesso stress sul PDN. I processori digitali ad alta velocità, i regolatori di commutazione e gli amplificatori di potenza RF disegnano grandi e veloci transients che richiedono un bypass a bassa impedenza.

Tecniche di simulazione e modellazione

Analisi frequenza-dominio: risonanza aerodinamica e impedenza PDN

La simulazione di frequenza-dominio è la colonna portante dell'analisi dell'integrità di potenza. Modellando la PCB come struttura elettromagnetica 2D o 3D, gli ingegneri possono calcolare le impedenze auto e reciproche delle coppie di piani di potenza attraverso la frequenza. Queste simulazioni rivelano risonanze—le maniere in impedenza causate da onde in piedi tra i bordi di piano—che possono amplificare il rumore a frequenze problematiche.

Analisi transitoria del dominio temporale utilizzando modelli SPICE e IBIS

Mentre l'analisi del dominio di frequenza ti dice se l'impedenza PDN è accettabile, la simulazione del dominio temporale mostra l'effettiva increspatura della tensione ai perni di alimentazione IC durante gli eventi dinamici. Le simulazioni SPICE, utilizzando il piano estratto e tramite i modelli, abbinate ai modelli IBIS (I/O Buffer Information Specification) per i driver, possono prevedere la risposta dettagliata della tensione di alimentazione a un transitorio corrente corrente corrente corrente corrente corrente corrente corrente corrente.

Coupling elettromagnetico tra le reti di potenza e segnale

L'integrità di potere è intimamente legata all'integrità del segnale e all'EMC. Segnali che attraversano le slot nel piano terra o di potenza creano discontinuità di reinserimento-corrente, guidando radiazioni comuni-modi. La simulazione di EM di un'onda completa di una rete critica o di una sezione rappresentativa del bordo può mostrare come il rumore del piano di potenza coppie sulle tracce del segnale.

Strategie di ottimizzazione della progettazione

Decoupling Capacitor Placement e Riduzione dell'induttanza di montaggio

Il condensatore situato lontano dai perni IC ha un'elevata induttanza di montaggio a causa di lunghe tracce e molteplici viali, che aumenta la sua efficace impedenza alle alte frequenze. Ottimizzare il posizionamento mettendo i condensatori più piccoli più vicini alle sfere di potenza o ai perni di IC, preferibilmente sulla stessa parte della scheda e entro 50 milli del tramite il collegamento al piano di alimentazione multiplo

Ottimizzazione tramite connessioni a bassa impedenza

Le vie sono un importante contributore all'induttanza PDN. Ogni passaggio da un pad condensatore alla coppia di piani aggiunge induttanza proporzionale alla sua altezza e inversamente proporzionale al suo diametro. Per minimizzare questo, utilizzare le vie di maggiore diametro (ad esempio, 0,020 pollici o 0,5 mm) per connessioni di potenza, e coppia di potenza e terra tramite l'ottimizzazione reciproca dei punti.

Gestione dell'eccitazione e del piano divisi

Se i domini di tensione multipli coesist (ad esempio, 1.8V, 3.3V, 5V), considerano l'utilizzo di piani contigui su diversi strati piuttosto che la divisione di un unico piano. Ogni coppia di aereo forma la propria cavità; piani adiacenti su diversi strati dovrebbero essere posizionati vicino per massimizzare la capacità del piano. Se i piani di divisione sono imprevedibili, per esempio, per isolare le forniture analogiche dal rumore digitale, posizionare il segnale di Alstitch ad alta traccia di Al

Modulo di regolazione della tensione integrato (VRM)

Il VRM fornisce l’energia a bassa frequenza al PDN, ma la sua impedenza di uscita e larghezza di banda influiscono direttamente sulla risposta PDN. Modellare il VRM come un resistore di serie e induttore (R] m + L]] m]]) in parallelo con una sorgente di tensione.

Validazione e test

Misurazione di impedenza PDN utilizzando gli analizzatori di rete vettoriale

Dopo la fabbricazione del prototipo, misurare l'impedenza PDN in posizioni critiche (la sfera di alimentazione IC, l'uscita VRM e in pad di condensatore di massa). Utilizzare un VNA a due porte con una tecnica di misura a shunt-through, che utilizza una sonda di bassa induttanza per contattare i punti di simulazione.

Time-Domain Tensione Ripple e Transient Testing

Utilizzare un oscilloscopio ad alta banda (≥1 GHz) con una soluzione di probing a bassa induttanza per misurare la tensione increspata ai pin di potenza IC durante il funzionamento peggiore-caso—per esempio, eseguire una sequenza di bit pseudo-raggio (PRBS) su I/O digitale o un modello di toggle su FPGAs.

Analisi delle gocce e considerazioni termiche

La caduta del DC IR nel PDN può ridurre il margine di tensione a carichi distanti. Utilizzare uno strumento di analisi DC (ad esempio, PowerDC) per calcolare la caduta della tensione attraverso piani, via e tracce. Per le rotaie ad alta corrente (ad esempio, 10A+), la caduta della simulazione di tensione di alcuni milliohm può causare decine di millivolt di perdita, che devono essere verificati il riempimento di rame.

EMC Testing pre-compliance delle emissioni di potenza

I risanamento del piano di potenza spesso si manifestano come emissioni radiate a banda stretta. Utilizzare un analizzatore di sonda e spettro vicino alla scansione della superficie del bordo per punti caldi del campo elettrico e magnetico alle frequenze risonanti identificate nella simulazione. Queste misure possono guidare l'aggiunta di accordi di ferrite sui cavi, il posizionamento di schermatura cans, o la revisione della geometria del piano.

Pitfalls comune e come evitare di loro

I gruppi esperti cadono in trappole che compromettono PI. Un errore frequente è sovrapponibile su un unico tipo di condensatore di decoupling; un mix di valori che spaziano da diversi decenni (ad esempio, impilatura 10 μF, 1 μF, 0,1 μF, 10 nF, 1 nF) è più efficace.

Integrazione dell'analisi PI nel flusso di lavoro di progettazione

Per integrare l'analisi dell'integrità del potere senza soluzione di continuità, creare un "punto di controllo" in ogni fase di progettazione principale: dopo la definizione di stackup (esecuzione dell'impedenza del piano 2D), dopo il posizionamento dei componenti (esecuzione della simulazione di decoupling pre-layout), dopo il routing (esecuzione post-layout PDN impedance e IR drop), e prima di tape-out (run termico e EMC pre-scan).

Tendenze e argomenti avanzati

Le tecniche di emersione includono la misurazione dell'impedenza PDN tramite anelli di sensori incorporati, l'ottimizzazione di decoupling-DN-assist della macchina, e l'uso di strumenti di sintesi di interconnessione per generare automaticamente geometrie di volo che soddisfano i flussi di impedenza target.

Conclusione: Un impegno all'analisi dell'intergrità di potere primitivo ed iterativo

L’analisi robusta dell’integrità di potenza non è un unico passo: è un processo continuo che inizia con la pianificazione architettonica e termina con la validazione fisica. Idemizzare obiettivi di impedenza PDN chiari, selezionare uno stackup a bassa induttanza, eseguire simulazioni di frequenza e di time-domain, ottimizzare il posizionamento dei condensatori e le strutture, e testare rigorosamente i prototipi, gli ingegneri possono ridurre significativamente il rischio.