I convertitori scientifici analogici-digitali (ADC) servono come collegamento critico tra fenomeni fisici continui e rappresentazioni digitali discreti nei sistemi di misura ad alta precisione. Applicazioni che vanno dalla spettroscopia nucleare e spettrometria di massa a LIDAR e la domanda di imaging medicale ADC che offrono una linearità eccezionale e una vasta gamma dinamica.

Metrica core: linearità e gamma dinamica definita

Prima di approfondire le strategie di ottimizzazione, è essenziale stabilire precise definizioni per linearità e gamma dinamica, come si applicano agli ADC scientifici, che non sono solo specifiche asatte, ma determinano direttamente la fedeltà e l'usabilità dei dati acquisiti.

Linearità: Nonlinearità integrale e differenziale

La linearità quantifica quanto sia accurato il codice di uscita digitale dell’ADC rappresenta la tensione di ingresso analogica attraverso la gamma full-scale del convertitore. Due figure primarie di merito descrivono la linearità: la non linearità integrale (INL) e la non linearità differenziale (DNL).

L'elevata linearità è particolarmente critica nell'analisi spettrale e nella metrologia di precisione, dove la distorsione armonica e i toni spuriosi possono mascherare segnali deboli o introdurre letture false. La non linearità si manifesta come armoniche della frequenza fondamentale nel dominio di frequenza, degradando direttamente la gamma dinamica spuriosa-free (SFDR).

Gamma dinamica: SFDR, SINAD e numero efficace di bit

La gamma dinamica in ADCs è il rapporto del segnale più grande che il convertitore può gestire (tipicamente l'ingresso su scala piena) al segnale più piccolo rilevabile, spesso definito quando il rapporto segnale-a rumore-e-distorsione (SINAD) è a un livello minimo accettabile.

La gamma dinamica è particolarmente importante quando si misurano segnali con grandi variazioni di ampiezza, come nel monitoraggio sismico o nell'astronomia radio. Un'ampia gamma dinamica permette di catturare simultaneamente componenti deboli e forti senza saturazione o eccessiva quantizzazione del rumore.

Scelte architettoniche fondamentali per gli ADC scientifici

L'architettura di un ADC impone limiti fondamentali alla linearità e alla gamma dinamica realizzabili, e la scelta della topologia del convertitore è la prima e più efficace decisione progettuale.

Registrazione di successo-approximation (SAR) ADCs

I convertitori SAR moderni impiegano convertitori capacitivi digitali-analogico ponderati (CDAC) con array di sistemi di controllo e tecniche di scalatura per ottenere 16–18 bit a velocità di campionamento fino a diversi megasampli al secondo. La mancanza di un terminale di trasmissione consente di semplificare la calibrazione lineare dei parametri di comparazione dei dati.

ADCs pipelined

Gli ADCs Pipelined offrono un buon scambio tra risoluzione e velocità, ottenendo tipicamente 12–16 bit a centinaia di megasamples al secondo. Ogni fase risolve alcuni bit e passa il residuo alla fase successiva. Le fonti principali di non linearità nei convertitori conduttivi sono gli errori di guadagno interstadio, il condensatore di errore nei DAC moltiplicanti e gli offset di comparazione.

Sigma-Delta (ΔΣ) Modulatori

I sistemi di misurazione e di controllo dei dati sono in grado di fornire un'ampia gamma di dati, in modo da evitare che i sistemi di controllo siano in grado di gestire le operazioni di controllo.

Strategie di progettazione del circuito per la massimizzazione della linearità

Una volta scelta l'architettura, il design dei circuiti dettagliati determina se il potenziale teorico è realizzato, sia i domini analogici che digitali contribuiscono all'ottimizzazione della linearità.

Componenti Abbinamenti e Tecniche di Tecnico

Nei convertitori SAR e conduttivi, la linearità è dominata dall'accoppiamento del condensatore. In un tipico CDAC ponderato in binario, il rapporto del condensatore più grande al più piccolo può essere 2^N:1. Per l'accuratezza a 16 bit, è necessario abbinare meglio di 0,0015%.

  • Il layout comuni-centroide:[] I condensatori (o resistenze) sono disposti in un modello simmetrico che cancella gradienti lineari nello spessore o nella doping dell'ossido. Ad esempio, il condensatore più grande può essere diviso in celle di unità multiple distribuite attraverso la die.
  • Strutture fittizie:[] I condensatori attivi circondati da condensatori fittizi mitigano l'incisione e l'elaborazione degli effetti dei bordi che causano errori sistematici.
  • DACs segmentati:[] I bit più significativi sono implementati con un array binario-scaled, mentre i bit meno significativi utilizzano elementi unità di dimensioni uguali per migliorare DNL alle transizioni principali.
  • Riducibilità amichevole per la nutrizione:[] L'introduzione di alcune celle extra che possono essere attivate o disattivate durante un ciclo di calibrazione consente la correzione digitale di errori residui.

Per gli ADC conduttivi, le reti di resistenze precise per la generazione di tensione di riferimento richiedono anche un'attenta rifilatura o un elemento dinamico corrispondente (DEM). DEM randomizza l'uso di elementi unitari, convertendo il malfunzionamento sistematico in rumore sagomato che si trova al di fuori della banda del segnale.

Progettazione di amplificatori operativi per bassa distorsione

Nei modulatori sigma-delta e negli amplificatori di residui, l'amplificatore di trasconduttanza operativa (OTA) è la fonte primaria di non linearità. Il guadagno finito DC porta a correggere errori e distorsioni armoniche. Per raggiungere la linearità superiore a 100 dB, gli OTA devono avere un guadagno di corrente superiore a 100 dB e un prodotto di larghezza di guadagno sufficiente per regolare a 16 bit precisione entro il ciclo di mezzo orologio.

  • Gain che aumenta:[] Utilizzando cascode o tappe cascode regolate per aumentare l'impedenza di uscita e il guadagno a ciclo aperto.
  • Class-AB outputs:[] Fornire grandi velocità di slittamento per gestire transienti veloci senza distorsione di slittamento.
  • Integrator reset e auto-zeroing:[] Rimozione del rumore di flicker a bassa frequenza che può modulare il guadagno e produrre distorsione.

In ADC ad alta velocità, l'amplificatore dei residui impiega spesso un'architettura a condensatore commutato con doppio campionamento correlato per ridurre il rumore di offset e 1/f, migliorando così la linearità a basse frequenze di ingresso.

Segnale differenziale e cancellazione di emergenza

Il segnale differenziale rifiuta intrinsecamente il rumore comune-modo e le armoniche di ordine uniforme. La cancellazione avviene perché i componenti di distorsione di ordine uniforme sono in fase alle due uscite, quindi appaiono come segnali comuni-modi che vengono soppressi dal differenziale alla conversione single-ended. Per questo motivo, simmetria di layout tra i percorsi di armonizzazione positivi e negativi è fondamentale.

Tecniche di calibrazione per migliorare la linearità

Anche con un'architettura e un layout ottimali, variazioni di processo e deriva della temperatura causano non linearità sistematiche. La calibrazione, sia in primo piano che in background, è necessaria per ottenere le prestazioni più elevate.

Calibrazione del primo piano

Durante l'avvio o in modalità di calibrazione dedicata si verificano segnali analogici noti (ad esempio, una rampa lineare o un insieme di tensioni DC precise) e vengono registrati i codici di uscita ADC. Le deviazioni dall'uscita ideale vengono memorizzate come tabella di ricerca (LUT) offset o correzione di guadagno per codice. Questo metodo corregge errori statici INL e DNL ma non compensa errori di tensione dinamica che cambiano con gli strumenti di laboratorio.

Calibrazione del fondo

La calibrazione dello sfondo funziona continuamente mentre l'ADC converte i segnali reali. tipicamente impiega metodi statistici o basati sulla correlazione. Un approccio comune aggiunge una piccola sequenza di rumore pseudo-a pseudo-a-rumore all'ingresso analogico, la digitalizza, e poi sottrae il dither conosciuto nel dominio digitale.

Auto-Calibrazione digitale per ADCs Pipelined

Gli ADC in tubatura spesso incorporano la calibrazione digitale che corregge errori di guadagno interstadio e non lineari nel DAC moltiplicante. I coefficienti di calibrazione possono essere trovati iniettando un segnale noto in una fase intermedia e confrontando le uscite digitali prima e dopo. Molti ADC commerciali conduttivi includono motori di calibrazione digitale su chip che vengono eseguiti durante l'alimentazione e forniscono compensazione della temperatura attraverso sensori di temperatura on-die.

Ottimizzazione della gamma dinamica attraverso la riduzione del rumore

Per espandere la gamma, l'ADC deve ridurre sia il rumore di quantizzazione che il rumore del circuito (termico, flicker e rumore del colpo).

Filtri di sovracampionamento e di decimazione

Il filtro di decimazione successiva attenua il rumore di fuori banda, aumentando il SNR della banda. Per un rapporto di sovrasforzo (OSR) di M, il SNR di SNR di modulazione migliora di 3 dB per raddoppiamento di OSR (cioè, guadagno di 0,5 bit per octaveR).

Riferimento e alimentazione a basso rumore

La tensione di riferimento è la fonte di rumore più critica in ADC ad alta risoluzione. È spesso richiesto un riferimento con angolo di rumore 1/f sotto 1 Hz. I riferimenti a bandgap con tritolazione o auto-zero riducono il rumore a bassa frequenza. Il buffer di precisione di riferimento deve avere un'impedenza di uscita sufficientemente bassa e una larghezza di banda larga da regolare durante i cicli di conversione senza iniettare rumore.

Condizionamento del segnale di ingresso e Antialiasing

La gamma dinamica del sistema è limitata dal front-end analogico, non solo dall’ADC. Un amplificatore di precisione a basso rumore o un amplificatore di strumentazione con rumore sotto il pavimento di quantizzazione dell’ADC deve precedere il convertitore. Inoltre, un filtro antialiasing con un cutoff affilato impedisce il rumore e le armoniche fuori banda di piegarsi nella banda di interesse.

Tecniche avanzate per la linearità e la gamma dinamica simultanea

Molte tecniche avanzate possono spingere le prestazioni oltre a ciò che le architetture di base e la calibrazione forniscono.

Dithering per la linearità e la sagomatura del rumore

Aggiungendo un piccolo segnale dietetico (alcune LSB) all'ingresso prima che la conversione rompa la correlazione tra errore di quantizzazione e segnale, riducendo i componenti di distorsione armonica. In ADC SAR, questo dither può essere aggiunto digitalmente durante la calibrazione o attraverso un DAC ausiliario. Il dither viene successivamente sottratto nel dominio digitale. Il risultato è una funzione di trasferimento più lineare, soprattutto a basse amplificazioni di segnale in cui errore di quantizzazione casuale è più problematico.

Parimentazione digitale e post-procedimento

In una prospettiva di sistema, l'elaborazione digitale del segnale può estendere la gamma dinamica. Ad esempio, una correzione di non linea LUT derivata durante la calibrazione compensa gli errori INL. I modelli più avanzati della serie Volterra o dei polinomi di memoria possono correggere le non linearità dinamiche che causano la distorsione dell'intermodulazione.

Convertitore ibrido Topologies

Alcuni degli ADC scientifici ad alte prestazioni combinano architetture multiple. Ad esempio, un ibrido con oleodotto-sigma-delta (Pipelined-SD) utilizza un modulatore sigma-delta nella prima fase per raggiungere un'elevata linearità e la formazione del rumore, seguito da un quantizzatore conduttivo per le rimanenti efficienza.

Considerazioni pratiche per l'integrazione di sistema

Anche l'ADC meglio progettato non può soddisfare le sue specifiche se il sistema circostante non è accuratamente progettato.

Gestione termica e stabilità della temperatura

Per gli ADC scientifici di fascia alta, camere a temperatura controllata o riscaldatori on-chip con loop di feedback possono stabilizzare la temperatura die a ±0,0 °C. Per molte applicazioni, selezione accurata di componenti con coefficienti di temperatura bassi (ad esempio, condensatori di calore COG/NP0 moderati).

Telaio PCB per basso rumore e alta linearità

Le tracce digitali ad alta velocità vicino all'ingresso analogico possono accoppiare armoniche nell'ADC. I piani di terra analogici e digitali separati, con un unico punto di connessione (spesso un terreno stellato al perno di terra ADC), minimizzano i loop di terra. Le linee di segnale di ingresso dovrebbero essere indirizzate come coppie differenziali con impedenza controllata e mantenute il più breve possibile.

Selezione dei componenti e Guida del produttore

Per i sistemi di analisi, i sistemi di analisi e di analisi dei dati sono stati utilizzati per l'applicazione di sistemi di controllo e di controllo.

Conclusioni

Il processo di misurazione del rumore, che si estende a velocità moderate, consente di raggiungere un'elevata linearità e una vasta gamma dinamica negli ADC scientifici, richiede un approccio olistico che spazia dalla selezione dell'architettura, dal design dei circuiti, dalla calibrazione e dall'integrazione a livello di sistema.