Digitale logische families vormen de fundamentele bouwstenen van alle moderne elektronische systemen. Een logische familie is een gestandaardiseerde set van technologieën die gebruikt wordt om digitale logische poorten (AND, OR, NOT, etc.) en meer complexe circuits zoals flip-flops, tellers en processors te implementeren. De keuze van logische familie beïnvloedt direct de snelheid, het energieverbruik, geluidsimmuniteit en de kosten van een digitaal ontwerp. De drie klassieke families .Transistor-Transistor Logic (TTL), Complementary Metal-Oxide-Semiconductor (CMOS), en Emitter-Coupled Logic (ECL) zijn al decennia lang uitgebreid bestudeerd en gebruikt. Het begrijpen van hun interne circuit principes, elektrische kenmerken en praktische trade-offs is essentieel voor elke ingenieur of student die werkt met digitale elektronica.

Transistor-transistor Logic (TTL)

TTL werd geïntroduceerd door Texas Instruments in de jaren 1960 en werd al snel de dominante logische familie voor middelgrote integratie (MSI) en kleinschalige integratie (SSI) circuits. Het maakt gebruik van bipolaire junction transistors (BJTs) als primaire schakelelementen. Een standaard TTL poort bestaat uit een multi-emitter ingang transistor, een fase-splitter transistor en een totem-pole output stage. De multi-emitter transistor maakt de implementatie van NAND en EN functies met minimale component count. De totem-pole output biedt actieve pull-up en pull-down, waardoor TTL goede output drive mogelijkheden.

Spanningsniveaus en geluidsmarges

Voor een standaard TTL poort (bv. de 7400 serie) zijn de gegarandeerde uitgangsspanningsniveaus:

  • VOH (output hoog) ≥ 2,4 V (gewoonlijk 3,4 V onder lichtbelasting)
  • VOL (output laag) ≤ 0,4 V
  • VIH (input hoog) ≥ 2,0 V
  • VIL (input laag) ≤ 0,8 V

De ingangsspanningsdrempels bieden een geluidsmarge van 0,4 V voor beide logische toestanden. Dit is geschikt voor veel toepassingen, maar kan een beperking zijn in lawaaierige industriële omgevingen.

Snelheid en energieverbruik

Standaard TTL (74LS subfamilie) heeft een typische voortplantingsvertraging van ongeveer 9

Ventilator-uit en interfacing

Een standaard TTL-poort kan tot 10 standaard TTL-belastingen (uitval van 10) zonder externe buffercircuits rijden. De ingangsstroom voor een TTL-poort is echter significant: een logische lage ingang vereist sourcingstroom (meestal 1,6 mA), terwijl een hoge ingang zinkende stroom vereist (40 μA). Dit betekent dat het besturen van een TTL-poort vanuit een CMOS-uitgang een optrekweerstand kan vereisen om ervoor te zorgen dat de hoge spanning aan de 2.0 V-drempel voldoet.

Aanvragen en voordelen

TTL blijft in gebruik voor educatieve doeleinden, in oude systemen en in toepassingen waar de 5 V-voorziening al beschikbaar is. Het is robuust, relatief immuun voor elektrostatische ontlading (ESD) in vergelijking met vroege CMOS, en de output aandrijfsterkte is nuttig voor het besturen van LED's, relais en andere discrete componenten. Echter, TTL is grotendeels vervangen door CMOS in moderne ontwerpen vanwege de superieure vermogensefficiëntie van deze laatste.

Zie voor nadere lezing het Texas Instruments TTL Logic Data Book en het Wikipedia artikel over TTL[.

Aanvullende metaal-Oxide-semigeleider (CMOS)

CMOS-technologie maakt gebruik van complementaire paren van p-channel en n-kanaal metaal-oxide-semigeleider veldeffecttransistoren (MOSFET's) om logische functies te realiseren. Het belangrijkste voordeel is een extreem laag statische stroomverbruik omdat één transistor in elk paar altijd wordt uitgeschakeld wanneer de logische toestand stabiel is. Dit maakt CMOS de dominante technologie voor vrijwel alle moderne digitale geïntegreerde schakelingen, van microprocessors tot FPGA's tot geheugenchips.

Interne structuur en werking

Een basis CMOS-omvormer bestaat uit een pMOS-transistor (pull-up) en een nMOS-transistor (pull-down). Wanneer de input laag is (0 V), wordt de pMOS ingeschakeld en wordt de nMOS uitgeschakeld, wordt de output naar VDD. Wanneer de input hoog is (VDD), wordt de nMOS ingeschakeld en wordt de pMO uitgeschakeld, waardoor de output naar de grond wordt getrokken. Aangezien er geen directe weg is tussen VDD[] en grond in een stabiele toestand is de statische stroom verwaarloosbaar (alleen lekken in het bereik van picoamps naar nanoamps).

Spanningsniveaus en geluidimmuniteit

CMOS-outputs zijn rail-to-rail: VOH ≈ VDD en VOL ≈ 0 V. De invoerdrempels zijn typisch ongeveer de helft van V]DD[[FLT:]]] (voor standaard CMOS-families).Dit zorgt voor uitstekende geluidsmarges die vaak zo hoog zijn als 30

Energieverbruik: Statisch vs. Dynamisch

Terwijl het statische vermogen bijna nul is, wordt het elektriciteitsverbruik van CMOS significant tijdens het schakelen als gevolg van het dynamische vermogen: P = C[L VDD2 f, waarbij C[L[ de belastingcapaciteit is, VDD[ de voedingsspanning is, en f de schakelfrequentie is. Naarmate de kloksnelheden toenamen en de transistorenaantallen groeiden, werd dynamisch vermogen een belangrijke driver voor het verminderen van VDD in moderne CMOS-processen (van 5 V naar beneden naar 1,2 V of minder). Bovendien werd kortstondig stroomstromen tijdens de overgangen wanneer beide transistors gedeeltelijk aanstaan, en voegden aan de stroomdissipatie.

Voortplantingsachterstand en snelheid

CMOS gate delay wordt bepaald door de tijd die nodig is om de lading capaciteit op te laden en te lossen door middel van de on-weerstand van de MOSFETs. Vroege CMOS (bijv. 4000 series) was relatief traag, met vertragingen in de tientallen nanoseconden. Echter, als functiegroottes kleiner, CMOS snelheid drastisch verbeterd. Moderne high-performance CMOS (bijv., 74AC, 74HC) heeft propagatie vertragingen van 3

Latch-Up en bescherming

Een historisch probleem met CMOS is de lock-up van een toestand waarbij parasitaire bipolaire transistors binnen de CMOS-structuur in werking treden, waardoor een lage impedantiepad ontstaat tussen VDD en grond. Dit kan de chip vernietigen. Moderne CMOS processen omvatten bewakersringen en andere ontwerptechnieken om de vergrendeling te onderdrukken. Daarnaast worden inputbeschermingsdioden toegevoegd om spanningsexcursie te beperken.

Subfamilies en toepassingen

Gemeenschappelijke CMOS-logica subfamilies zijn:

  • 4000 serie: Breed aanbod (3
  • 74HC / 74HCT: Hoge snelheid CMOS met TTL-compatibele spanningsniveaus (HCT). Typische vertraging ~10 ns, laag vermogen.
  • 74AC / 74ACT: Geavanceerde CMOS, sneller (3
  • Laagspannings CMOS (LVC, AVC): Opereren bij 1,8 V tot 3,3 V, gebruikt in apparaten met batterijaangedreven.

CMOS wordt overal in gebruikt, van eenvoudige lijmlogica tot complexe SoCs. De mogelijkheid om miljoenen transistors met minimale stand-by-vermogen te integreren maakt het onmisbaar. Zie voor meer details de Alle over circuits tutorial over CMOS.

Emitter-gekoppelde logica (ECL)

ECL is een logische familie die is gebouwd op bipolaire junctietransistoren die in het niet-verzadigde (actieve) gebied werken. In tegenstelling tot TTL, waar transistors verzadigd zijn (innerlijke diepe verzadiging), worden ECL transistors altijd in het lineaire gebied bewaard, waardoor de opslagtijd die verzadigde logica vertraagt wordt geëlimineerd. Dit maakt ECL de snelste standaard logische familie, met gate vertragingen zo laag als 0,5.0.2 ns.

Werkingsbeginselen

Een basis ECL poort gebruikt een differentiaalpaar met een gemeenschappelijke emitterstroombron. De ingangsspanning wordt vergeleken met een referentiespanning (meestal VBB). Wanneer de ingang hoger is dan VBB, geleidt en stuurt de ingangstransistor de stroom weg van de referentietransistor, waardoor aanvullende uitgangen worden geproduceerd. De output wordt genomen van collector weerstanden (open-emitter uitgangen) en wordt vaak verbonden met een trekweerstand aan een negatieve voeding (bijv. -5.2 V voor ECL 10K). Dit constante-stroom ontwerp betekent dat de stroomdissipatie vrijwel onafhankelijk is van schakelfrequentie, wat leidt tot een hoog stroomverbruik (10/0 mW per poort).

Spanningsniveaus en Logische Swing

ECL werkt traditioneel met een negatieve voeding (VEE = -5.2 V of -4.5 V) en grond als positieve rail. De logische swing is klein (ongeveer 800 mV) om snel te schakelen. Voor de ECL 10K familie:

  • VOH ≈ -0,9 V (output hoog)
  • VOL ≈ -1,7 V (output laag)
  • VIH (inputhoog) ≥ -1,105 V
  • VIL (input laag) ≤ -1,475 V

Deze niveaus zijn nabij de grond, waardoor ECL uitgangen compatibel zijn met PECL (Positive ECL) wanneer een +3.3 V of +5 V voeding wordt gebruikt in plaats daarvan. De kleine spanning schommel vermindert de tijd die nodig is om parasitaire capaciteit op te laden, wat bijdraagt aan de hoge snelheid.

Uit- en transmissie-lijnoverwegingen

De ECL-uitgangen hebben een lage uitvoerimpedantie (meestal 7

Energieverbruik en warmtebeheer

Het constante-stroom ontwerp betekent dat ECL poorten trekken een constante stroom, ongeacht de schakelactiviteit. Een enkele ECL poort zou kunnen verbruiken 10

Subfamilies en toepassingen

De belangrijkste ECL-families zijn:

  • ECL 10K: -5.2 V voeding, gate delay ongeveer 1
  • ECL 100K: Verbeterde versie, -4.5 V-toevoer, sneller (0,751 ns), betere temperatuurstabiliteit.
  • ECLinPS / ECLinPS Lite: Vanaf ON Semiconductor (nu onsemi), ultra-hogesnelheids-ECL met vertragingen onder 500 ps.

ECL wordt gebruikt in high-frequency communicatie (vezeloptische zenders), radar, hoge snelheid instrumentatie (oscilloscopen, logische analysers) en legacy supercomputers (Cray). Voor een gedetailleerd technisch overzicht, zie de onsemi ECL Application Note.

Vergelijkende analyse van TTL, CMOS en ECL

Het selecteren van een logische familie houdt in dat er een evenwicht wordt gevonden tussen verschillende afwegingen. De onderstaande tabel geeft een overzicht van de belangrijkste parameters voor typische vertegenwoordigers van elke familie (standaard TTL 74LS, standaard CMOS 74HC en ECL 10K):

ParameterTTL (74LS)CMOS (74HC)ECL (10K)
Supply voltage5 V ± 5%2–6 V-5.2 V (or +3.3/5 V for PECL)
Logic swing~3.0 VVDD – 0 V~0.8 V
Propagation delay (typical)9–10 ns7–10 ns1–2 ns
Static power per gate~2 mW~1 µW (leakage)25 mW
Dynamic powerModerateC V² fNearly constant (high)
Noise margin0.4 V~1.5 V (at 5 V)~0.2 V
Fan-out1050+25+ (with termination)
Output drive (source/sink)0.4 mA source / 8 mA sink4 mA source / 4 mA sink (typical)High (50 Ω termination)
Integration densityLow–mediumVery highLow–medium
Primary limitationPower, speed at subfamily extremesSpeed at high capacitance loadsPower, heat, voltage levels

Snelheidsvergelijking

ECL is de duidelijke leider in snelheid, gevolgd door moderne snelle CMOS (74AC, 74LVC) en vervolgens TTL. In zeer diepe submicron CMOS worden de gate vertragingen echter vergelijkbaar met ECL, waardoor de meeste high-performance digitale systemen nu gebruik maken van CMOS in plaats van ECL.

Energieverbruik

CMOS blinkt uit in toepassingen met weinig vermogen, vooral wanneer veel poorten stationair zijn of de kloksnelheden laag zijn. TTL biedt een matige middengrond. De constante stroomafname van ECL maakt het ongeschikt voor apparaten met batterijaangedreven.

Spanning en compatibiliteit van de interface

TTL maakt gebruik van een 5 V-voorziening, maar moderne CMOS kan werken bij elke spanning van 1,2 V tot 5,5 V. Interfacing TTL met CMOS vereist vaak niveauverschuiving of externe weerstanden. ECL vereist negatieve benodigdheden en zorgvuldige signaalafgifte, wat de systeemcomplexiteit verhoogt.

Het kiezen van de juiste Logica Familie

De beslissing moet worden gebaseerd op de specifieke beperkingen van het ontwerp:

  • Snel: Indien de kloksnelheid meer dan 100 MHz, ECL of zeer snel CMOS (bv. 74AUC) overschrijdt, kan het nodig zijn om standaard CMOS of TTL te gebruiken voor de meeste (<50 MHz) toepassingen.
  • Begroting van de macht: Voor batterijbewerking is CMOS de enige haalbare keuze. Voor AC-aangedreven systemen met een matige snelheid, TTL of CMOS werken beide, maar CMOS minimaliseert warmte.
  • Luchtomgeving: In hoge industriële omgevingen zijn de brede geluidsmarges van CMOS gunstig. De kleine marges en de differentiële signalering van ECL kunnen ook het geluid in de gemeenschappelijke stand afwijzen.
  • Uitvoeraandrijving: Als u zware belastingen (lange sporen, meerdere ingangen, of LED's) moet rijden, bieden TTL en geavanceerde CMOS een sterkere uitgangsstroom. ECL is ontworpen voor transmissielijnen, niet voor het zinken van grote stromen.
  • Kosten en beschikbaarheid: 74-serie CMOS-apparaten zijn op grote schaal beschikbaar en goedkoop. ECL-onderdelen zijn meer gespecialiseerd en kunnen kostbaar zijn.

Terwijl TTL en klassieke ECL nu worden beschouwd als legacy technologieën, hun principes leven voort in moderne processen. BiCMOS (Bipolaire-CMOS) samengevoegd bipolaire transistors voor hoge snelheid I/O met CMOS voor logica, gebruikt in sommige RF en gemengde-signaal ICs. FinFET en FD-SOI zijn geavanceerde CMOS-architecturen die Moore's Wet verlengen. Voor ultra-hoge-snelheid toepassingen voorbij ECL, technologieën zoals Silicon Germanium (SiGe) BiCMOS en Indium Phosphide (InP) HBTs bieden gate vertragingen onder 1 ps. Supergeleidende logica (RSFQ) werkt bij cryogene temperaturen, biedt snelheid en extreem lage stroom, maar blijft onpraktisch voor mainstream gebruik. Voor de meeste ingenieurs, zal de toekomst worden gedomineerd door lage spanning, lage-vermogen CMOS schaal nanometer afmetingen.

Conclusie

TTL, CMOS en ECL vertegenwoordigen drie verschillende benaderingen van digitale logica, elk met een unieke reeks van sterke en zwakke punten. TTL leverde een robuuste, makkelijk te gebruiken logische familie voor decennia en blijft relevant in educatieve en legacy-instellingen. CMOS transformeerde de industrie met zijn lage vermogen en hoge dichtheid, waardoor de ruggengraat van moderne elektronica. ECL, hoewel power-hungry, verdreef de grenzen van snelheid in gespecialiseerde toepassingen. Begrijpen deze families hun interne circuits, elektrische kenmerken, en trade-offs ..equips ingenieurs om geïnformeerde ontwerpbeslissingen te nemen. Voor hedendaagse ontwerpen, CMOS is de standaardkeuze, maar de lessen van TTL en ECL zijn ingebed in de evolutie van fabricageprocessen. Een solide begrip van deze fundamentele is essentieel voor elke serieuze digitale ontwerper.