Voortplanting vertraging is de tijd die nodig is voor een digitaal signaal om door een logische poort te gaan. Begrijpen hoe deze vertraging te berekenen is essentieel voor het ontwerpen van betrouwbare digitale circuits. Dit artikel biedt een stap-voor-stap benadering om de voortplanting vertraging nauwkeurig te bepalen.

Begrijpen van de voortplantingvertraging

De voorwaartse vertraging wordt meestal gemeten vanaf het 50% punt van de ingangssignaalovergang naar het 50% punt van de uitgangssignaalovergang. Het wordt beïnvloed door de fysieke kenmerken van de poort, zoals transistorformaten en capaciteit van de belasting.

Stapsgewijze berekening

Volg deze stappen om de voortplantingsvertraging te berekenen:

  • Identificeer de ingangsovergangstijd en de uitgangsovergangstijd.
  • Bepaal de capaciteit van de lading die op de uitgang is aangesloten.
  • Gebruik het datablad van de gate om de typische vertragingswaarden te vinden.
  • Bereken de vertraging met behulp van de formule:

Propagatievertraging (tpd) = (Output transition time) - (Input transition time)

Voorbeeldberekening

Stel dat een inverter een ingangsovergang heeft van 10 ns en een uitvoerovergang van 15 ns met een belastingscapaciteit van 10 pF. Met behulp van het datasheet is de typische vertraging 5 ns. De voortplantingsvertraging wordt berekend als:

tpd = 15 ns - 10 ns = 5 ns

Factoren die de voortplantingvertraging beïnvloeden

Verschillende factoren beïnvloeden de vertraging bij de voortplanting, waaronder:

  • Capaciteit belasting
  • Voedingsspanning
  • Transistorgrootte
  • Temperatuur